熱い5M160ZT100C5N 160の論理素子を1.8台のV 79入力/出力の複雑なプログラム可能な論理回路25のuAの流れ販売する
| シリーズ: |
5M160Z |
| 様式の取付け: |
SMD/SMT |
| パッケージ/場合: |
TQFP-100 |
| 作動の供給電圧: |
1.8 V |
| Macrocellsの数: |
128 |
| I/Osの数: |
79入力/出力 |
| 最低の実用温度: |
0 C |
| 最高使用可能温度: |
+ 85 C |
| 最高の動作周波数: |
152のMHz |
| 最高伝搬遅延-: |
7.5 ns |
| 包装: |
皿 |
| 記憶タイプ: |
抜け目がない |
| 敏感な湿気: |
はい |
| 論理配列のブロック-実験室の数: |
16 |
| 論理素子の数: |
160 |
| 作動の供給の流れ: |
25のuA |
| 製品タイプ: |
CPLD -複雑なプログラム可能な論理回路 |
| 工場パックの量: |
90 |
| 下位範疇: |
プログラム可能な論理IC |
| 最高供給電圧-: |
1.89 V |
| 供給電圧-分: |
1.71 V |
| 総記憶: |
8192ビット |
| 部分#別名: |
969128 |
| 単位重量: |
0.705479 oz |
特徴
■低価格、ローパワーの、および不揮発性CPLDの建築
■(0.5人の氏またはより少なく)構成時間即刻
■25 µAおよび速いパワー/再調節された操作として低いとしてスタンバイの流れ
■速い伝搬遅延および時計に出力時間
■内部発振器
■競争されたRSDSは200までMbpsのデータ転送速度のサポートを出力した
■競争されたLVDSは304までMbpsのデータ転送速度のサポートを出力した
■論理配列のブロック(実験室)ごとに利用できる2個の時計が付いている4個の全体的な時計
■1000までの読み書き周期との持久記憶装置のためのユーザーのフラッシュ・メモリのブロック8までKbits
■装置中心のための単一1.8-V外的な供給
■3.3-V、2.5-V、1.8-V、1.5-Vおよび1.2-V論理のレベルを支えるMultiVolt入力/出力インターフェイス
■プログラム可能なスルー・レート、ドライブ強さ、バス把握およびプログラム可能なプルアップの抵抗器を含むバスに適する建築
■Schmittは可能にを騒音の耐久性がある入力の誘発する(ピンごとにプログラム可能な)
■I/OsはPCI-SIG® PCIのローカル バスの指定、3.3-V操作のための修正2.2に完全に準拠している
■迎合的な熱ソケット
■IEEE Std. 1149.1-1990と迎合的な作り付けJTAG BSTの回路部品