PCBによって埋められる多層HDI PCB板IATF16949

PCBにによって何があるか。そして寄生キャパシタンスおよび寄生インダクタンス

Tag# PCBの設計、多層PCB、高密度相互連結PCB

PCBの穴

を経て多層PCBの重要な部分の1つ、および30%からPCBの製作の費用の40%のための記述を通常あける費用はある。端的に説明すると、PCBのあらゆる穴はaとを経て呼ぶことができる。機能の視点から、穴

2つの部門に分かれることができる:1つは層間の電気関係が装置の固定か位置として、他使用されると同時に使用される。これらの穴は3つのタイプ、即ち盲目穴（を経て盲目）、埋められた穴に（を経て埋められる）そして穴を通して一般に分けられる（を経て）。

1.1穴の構成

盲目穴はプリント基板の上最下表面で見つけられ、次表面ラインと内部ライン間の関係のためのある特定の深さがある。穴の深さは通常ある特定の比率（開き）を超過しない。埋められた穴はサーキット ボードの表面に伸びないプリント基板の内部の層で見つけられる接続の穴である。

上記の2つの一種の穴はサーキット ボードの内部の層にある。直通の穴プロセスの形成はラミネーションの前に使用され、複数の内部の層は直通の穴の形成の間にできていて重複するかもしれない。

三番目は全体のサーキット ボードを通る直通の穴と呼ばれる。内部的にまたは部品のための設置位置の穴として相互に連結するのにそれが使用することができる。直通の穴はより実現し易く、費用は低いので、他の2つの代りにほとんどのプリント基板で使用される。次の述べられた穴は、特別な指示のない穴を通して、同様に考慮される。

設計視点から、穴は2部、1で穴のまわりに主にである中間の穴（ドリル孔）、他であるパッド区域、次見る構成される。これら二つの部品のサイズは穴のサイズを定める。明らかに、

板にワイヤーで縛ることをスペースを残すことができるようによりよいのより小さい高速の、高密度PCBの設計、デザイナーは穴が常にほしいと思う。

さらにより小さい穴、より低いの高速回路のために自身の寄生キャパシタンスおよびより適した。穴のサイズの減少は費用の増加をもたらし、穴のサイズは制限なしで減らすことができない。それは等あき、電気めっきの技術によって限られる。

より小さい穴、穴をあけるために時間がかかれば、およびそれがより容易センター・ポジションから逸脱することなら;そして穴直径をの深さは穴の6倍の超過するときめっきされる穴の壁が均一に銅である場合もあること、保証することができない。今度は、PCB （直通の穴の深さ）の例えば、正常な厚さはPCBの製造業者によって提供される穴の1.6mm、従って最低の直径0.2mmしか達しないことができるである。

1.2 Viasの寄生キャパシタンス

それ自身によって地面に寄生キャパシタンスを持っている。地上の層の隔離の穴の直径はD2であることが知られているところに、パッドでのの直径はD1、PCBの厚さであるT、基質の比誘電率であるεである、そして次の通り穴を通した寄生キャパシタンスの谷はおよそある:

C=1.41εTD1/（D2-D1）。

穴を通した寄生キャパシタンスの主効果は信号の上昇時間を延長し、回路の速度を減らすことである。例えば10mil内部の直径および20ミルのパッドの直径とのによってaを使用すれば、パッドおよび地上の銅区域、そして私達間の厚の50ミル32ミルの間隔のPCB板は上記の方式によってによっておよその寄生キャパシタンスを得ることができる:C=1.41 x4.4x0.050x0.020/（0.032-0.020） =0.517pF。可変的な量の上昇時間までに引き起こされるキャパシタンスのこの部分は次のとおりである:T10-90=2.2 C （Z0/2）=2.2 x0.517x （55/2）=31.28 ps。

これらの価値から、それは単一の寄生キャパシタンスによってを経て引き起こされる上昇の遅れの実用性が明らかではないが、デザイナーは考察にそれを多数のviasが層の間で使用されれば運ぶべきであること見ることができる。

1.3 Viasの寄生インダクタンス

寄生キャパシタンスのほかに、viasによって同時に寄生インダクタンスがある。高速デジタル回路の設計では、穴を通して寄生インダクタンスによって引き起こされる害は頻繁に寄生キャパシタンスのそれより大きい。その寄生シリーズ インダクタンスはバイパス キャパシタンスの貢献を弱め、全電源システムのろ過の実用性を弱める。私達はのおおよその寄生インダクタンスをを経て単に計算するのに次の方式を使用してもいい:

L=5.08h [ln （4h/d） +1]。

Lがによってのインダクタンスをどこに示すか、hの長さを経て、dの直径を経て。それは方式からの直径がを経てインダクタンスに対する僅かな影響をもたらすが、インダクタンスに対する最も大きい効果がの長さを経てであること見ることができる。まだ上の例を使用して、それはのインダクタンスがを経て次のとおりであること計算することができる:L=5.08 x0.050 [ln （4x0.050/0.010） 1] =1.015 nH。信号の上昇時間が1 ns時、同等のインピーダンスは次のとおりである:XL=πL/T10-90=3.19Ω.そのようなインピーダンスは高周波流れの道で無視することができない。特に、バイパス キャパシタンスはviasの寄生インダクタンスが指数関数的に増加するように力の層および地上の層を接続するとき2 viasを通る必要がある。

1.4高速PCBのによるの設計

viasの寄生特徴の上記の分析から、私達は回路の設計に頻繁にによって持って来るすばらしいマイナスの効果を高速PCBの設計のそれを、表面上は簡単の見ることができる。からの寄生効果の悪影響をを経て減らすためには、私達は次の通り設計のそれをすることを試みてもいい:

1) 費用および信号品質を考えると、ヴァシュ県のための適度なサイズを選びなさい。6-10層の記憶モジュールPCBの設計のような、10/20ミル（あくパッド）はを経てよりよい;高密度小型板のために、また8/18ミルをを経て使用するために試みることができる。現在レーザーの訓練機械が製作で使用されるので、技術的な条件の下で小型の穴を使用することは可能である。電源のかグラウンド ワイヤーによってのためにインピーダンスを減らすと、大型は考慮することができる。

2）上で論議される2つの方式からそれはシンナーPCBを使用して版がからの2つの寄生変数をを経て減らして有利であること完了することができる。

3）板の信号ラインはできる限り層を変えない、すなわち、不必要なviasを使用しないために試みなさい。

4）電源および地面のピンはそれらがインダクタンスの増加をもたらすのでよりよいのより短い導線を経てとピン、の間で近くにべきである、船上にあく。同時に、力の導線および地面はインピーダンスを減らすことできるだけ厚いべきである。

5）信号に最も近いループを提供するために信号の層転換区域のviasの近くにある地上のviasを置きなさい。多数の余分な基づいているviasはPCB板に置くことができる。当然、設計はまた適用範囲が広い必要がある。モデルによって先に各層にパッドがある、時々私達はサイズを減らしまた更にある層のパッドを取除いてもいいことである論議し。特に区域によるの高密度の場合には、それは仕切りのループとの銅の層の壊れたスロットの形成をもたらすかもしれない。位置によって移動に加えて問題を、解決するためには私達はまた銅の層のパッドのサイズを減らすことを考慮してもいい。