DSP 1.2V -5 SPDのプログラム可能なICの破片LFXP2-5E-5TN144C 100I/O 5K LUTs Inst-に格子をつけなさい

DSP 1.2V -5 SPDの格子プログラム可能な破片LFXP2-5E-5TN144C 100I/O 5K LUTs Inst-

指定

記述

LatticeXP2™装置は参照用テーブル（LUT）を基づかせていた不揮発性抜け目がない細胞が付いているFPGAの生地を結合する

flexiFLASHと言われる建築。flexiFLASHのアプローチは即刻に含んでいる利点を提供する

FlashBAKの破片の貯蔵の無限reconfigurabilityは、ブロックの記憶および連続札記憶を埋め込んだ

そして設計保証。部品はまたTransFRの生きている更新の技術、128ビットAES暗号化を支える

そして二重ブーツの技術。LatticeXP2 FPGAの生地はからの新技術のために最大限に活用された

高性能の着手および心の安価。LatticeXP2装置は配られるLUTベースの論理を含んでいる

そして埋め込まれた記憶、段階はループ（PLLs）、前設計された源同期入力/出力サポートを締めた

高められたsysDSPのブロック。Diamond®に格子をつけなさい設計ソフトウェアが効率的にあることを大きく、複雑な設計割り当てる

FPGA装置のLatticeXP2系列を使用して実行される。LatticeXP2のための統合の図書館サポートは利用できる

普及した論理の統合用具のため。ダイヤモンド ソフトウェアは抑制と共に統合用具の出力を使用する

LatticeXP2装置で設計を置き、導く床計画用具から。ダイヤモンド用具は得る

旅程からのタイミングはタイミングの証明のための設計にそれをバック注釈し。格子はLatticeXP2家族に知的財産（IP）のLatticeCORE™多くの前設計されていたモジュールを提供する。標準化されたブロックとしてこれらのIPsの使用によって、デザイナーは彼らの生産性を高める彼らの設計の特徴に集中して自由である

特徴

1.1.1. 適用範囲が広い論理の建築

•即刻•無限に再構成可能

•単一の破片•FlashBAK™の技術

•連続札記憶

•設計保証1.1.2。生きている更新の技術

•TransFR™の技術

•128ビットAES暗号化を用いる安全な更新

•外的なSPI 1.1.3の二重ブーツ。sysDSP™のブロック

•高性能のための3つから8つのブロックは増加し、集まる

•12から32の18x18乗数

•各ブロックは1つの36x36乗数か4 18x18または8つの9x9乗数支える

1.1.4. 埋め込まれ、分散記憶

•885までKbits sysMEM™ EBR

•83までKbits RAM 1.1.5を配った。sysCLOCK™ PLLs

•装置ごとの4までアナログのPLLs

•時計は転移を増加し、分け、そして段階的に行なう

1.1.6. 適用範囲が広い入力/出力の緩衝

•sysI/O™の緩衝は支える:

•LVCMOS 33/25/18/15/12;LVTTL

•SSTL 33/25/18のクラス私、II

•HSTL15クラスI;HSTL18クラスI、II

•PCI

•LVDSのバスLVDS、MLVDS、LVPECL、RSDS

1.1.7. 前設計された源同期インターフェイス

•DDR/DDR2インターフェイス200までのMHz

•7:1 LVDSはサポート表示塗布をインターフェイスさせる

•XGMII 1.1.8。密度およびパッケージの選択

•5kへの40k LUT4s、86から540入力/出力

•csBGA、TQFP、PQFP、ftBGAおよびfpBGAのパッケージ

•密度移動は支えた

1.1.9. 適用範囲が広いデバイス・コンフィギュレーション

•SPIの（マスターおよび奴隷）ブーツの抜け目がないインターフェイス

•マルチ ブートのイメージは支えた

•ソフト エラーは（埋め込まれるSEDの）マクロを検出する

1.1.10. システム レベル サポート

•迎合的なIEEE 1149.1およびIEEE 1532

•初期設定および一般使用のためのオン破片の発振器

•装置は1.2ボルトの電源と作動する

交換ガイド