
Add to Cart
プログラム可能な集積回路EPM570F256C5N MAX II装置160入力/出力のプログラム可能な論理IC
指定
製品特質 | 属性値 |
---|---|
製品カテゴリ: | CPLD -複雑なプログラム可能な論理回路 |
EPM570 | |
SMD/SMT | |
FBGA-256 | |
2.5 V、3.3ボルト | |
440 | |
160入力/出力 | |
3.6 V | |
2.375 V | |
0 C | |
+ 70 C | |
304のMHz | |
5.4 ns | |
皿 | |
記憶タイプ: | 抜け目がない |
論理配列のブロック-実験室の数: | 57 |
論理素子の数: | 570 |
作動の供給の流れ: | 55 mA |
記述
MAX® II家族は即刻のの0.18-µmの6層金属フラッシュ プロセスに、不揮発性CPLDs基づいている、
240からの2,210の論理素子(LEs) (128から2,210の同等のmacrocells)への密度を使っておよび不揮発性
8 Kbitsの貯蔵。MAX II装置は高い入力/出力の計算、速い性能および信頼できる付属品を対他提供する
CPLDの建築。MultiVoltの中心、ユーザーのフラッシュ・メモリ(UFM)のブロックおよび高められた内部システムを特色にすること
プログラム可能な提供している間プログラム可能性(ISP)、MAX II装置は費用および力を減らすように設計されている
調整(POR)パワーのバス、連結、入力/出力の拡張のような適用のための解決および配列する制御を、
そしてデバイス・コンフィギュレーション制御。
特徴
MAX II CPLDに次の特徴がある:
低価格の、ローパワーCPLD
即刻、不揮発性建築
25 µAとして低いスタンバイの流れ
速い伝搬遅延および時計に出力時間を提供する
与える論理配列のブロック(実験室)ごとに利用できる2個の時計を4個の全体的な時計に
持久記憶装置のためのUFMのブロック8までKbits
MultiVoltの中心外的な供給電圧を3.3 V/2.5 Vか1.8 Vの装置に可能にする
3.3-V、2.5-V、1.8-Vおよび1.5-V論理のレベルを支えるMultiVolt入力/出力インターフェイス
プログラム可能なスルー・レート、ドライブ強さのバス把握を含むバスに適する建築、
プログラム可能なプルアップの抵抗器
Schmittは可能にを騒音の耐久性がある入力の誘発する(ピンごとにプログラム可能な)
I/Osは周辺コンポーネントの結合の特殊利益団体に完全に準拠している
(PCIのSIG) PCIのローカル バスの指定、66のMHzの3.3-V操作のための修正2.2
熱いsocketingサポート
と迎合的な作り付けの共同テスト アクション・グループ(JTAG)境界スキャン テスト(BST)回路部品
IEEE Std. 1149.1-1990
IEEE Std. 1532と迎合的なISPの回路部品
交換ガイド
Shiping | 配達期間 |
内部在庫の部品のために、順序は3日に出荷するために推定される。出荷される、受渡し時間推定される下によって決まる あなたが選んだキャリア: |
出荷率 |
順序を確認した後、私達は商品の重量に基づいて郵送料を評価する |
|
出荷の選択 |
私達はDHL、Federal Express、明白なEMS、SFおよび登録されていた航空便の国際海運を提供する。 |
|
船積みの追跡 |
私達は追跡番号を用いる電子メールによって順序が出荷されれば知らせる。 |
|
戻ること 保証 |
戻ること |
リターンは普通郵送物の日付からの30日以内に完了されたとき受け入れられる。部品は未使用および元の包装にべきである。顧客は船積みのために任に当たらなければならない。 |
保証 |
Retechipのすべての購入は30日間のmoney-back帰りの方針と来る、この保証は欠陥が不適当な指示に、プロダクト修正続く、顧客による顧客のアセンブリ、失敗怠慢または不適当な操作によって引き起こされたあらゆる項目に適用しない |
|
命令 |
支払 |
T/T、PayPalのクレジット カードは査証、マスター、アメリカ人を含んでいる 明白。 |