最新の価格を尋ねる
確認済みサプライヤー
3 年
Add to Cart
XC2C64A-7VQG100Cプログラム可能なFPGAの複合体のプログラム可能な論理回路XC2C64A
指定
| 製品特質 | 属性値 |
|---|---|
| Xilinx | |
| 製品カテゴリ: | CPLD -複雑でプログラム可能な論理Dev |
| XC2C64A | |
| SMD/SMT | |
| VQFP-100 | |
| 1.8 V | |
| 64 | |
| 64入力/出力 | |
| 1.9 V | |
| 1.7 V | |
| 0 C | |
| + 70 C | |
| 263のMHz | |
| 4.6 ns | |
| 論理配列のブロック-実験室の数: | 4 |
| 作動の供給の流れ: | 17のuA |
記述
Xilinx CoolRunner™-II CPLDs単一CPLDのXPLA3家族の極端に低い力の多様性のXC9500/XL/XV CPLD家族と関連付けられる高速および使い易さを提供するため。これは厳密の高速データ通信の計算機システムおよびリーディング エッジの携帯用プロダクトに同じ部品使用することができることを意味するシステム プログラミングのの加えられた利点と。低い電力の消費および高速操作は使いやすく、費用効果が大きい一世帯に結合される。時間を記録する技術および他の節電の特徴ユーザーの電力バジェットを伸ばすため。設計特微はXilinx ISE® 4.1i WebPACK用具から支えられた開始である。
特徴
•-企業で最も速い低い電力CPLD - 32からの512のmacrocellsに密度1.8Vシステムのために最大限に活用される
•企業で最もよい0.18ミクロンCMOS CPLD -有効な論理の統合のための最大限に活用された建築-複数の電圧入力/出力操作—1.5Vへの3.3V
•高度のシステム特徴
- 最も速くシステム プログラミングで·IEEEを使用して1.8V ISP 1532の（JTAG）インターフェイス
- 忙しい再構成（OTF）
- IEEE1149.1 JTAGの境界スキャン テスト
- 任意Schmittの制動機入力（ピンごとに）
- すべての装置の多数入力/出力銀行
- 最高の低い電力管理
·DataGATEの外部信号制御
- 適用範囲が広いクロック・モード
·任意DualEDGEは3倍長レジスターを
·時計のディバイダー（÷ 2,4,6,8,10,12,14,16）
·CoolCLOCK - macrocell制御を用いる全体的な信号の選択
·macrocellごとの段階の選択を用いる多数の全体的な時計
·多数の全体的な出力は可能になる
·全体的なセット/調整
- 豊富なプロダクト言葉の時計、出力はセット/調整可能になり、
- 有効な制御言葉の時計、出力はセット/調整各macrocellのためのおよび共有される機能ブロック-高度の設計保証を渡って可能になり、
- オープン下水管の出力オプションのためのワイヤーで縛またはそしてLEDドライブ
- 選り抜き入力/出力ピンの任意バス把握、3州または弱い懸垂
- 未使用I/Osの任意構成可能の地面
- すべての部品の1.5V、1.8V、2.5Vおよび3.3V論理のレベルと互換性がある混合された入力/出力の電圧
CoolRunner-II CPLD家族変数
交換ガイド
| Shiping | 配達期間 |
内部在庫の部品のために、順序は3日に出荷するために推定される。出荷される、受渡し時間推定される下によって決まる あなたが選んだキャリア: |
| 出荷率 |
順序を確認した後、私達は郵送料を評価する 商品の重量に基づく |
|
| 出荷の選択 |
私達はDHL、Federal Express、EMS、明白なSFを登録されて提供し 航空便の国際海運。 |
|
| 船積みの追跡 |
私達は追跡番号を用いる電子メールによって順序が出荷されれば知らせる。 |
|
|
戻ること 保証 |
戻ること |
リターンは普通30の内で完了されたとき受け入れられる 郵送物の日付からの幾日。部品は未使用、 元の包装。顧客はのために任に当たらなければならない 船積み。 |
| 保証 |
Retechipのすべての購入は30日間のmoney-backと来る 帰りの方針はあらゆる項目に、この保証どこから適用しない 欠陥は不適当な顧客アセンブリによって引き起こされた、 指示、プロダクトに続く顧客による失敗 修正、怠慢または不適当な操作 |
|
| 命令 |
支払 |
T/T、PayPalのクレジット カードは査証、マスター、アメリカ人を含んでいる 明白。 |
システム内プログラム可能なゲート・アレーXC7A35T-2FGG484I