
Add to Cart
集積回路の破片FPGA IC EP3C5F256C8Nのローパワー システム内プログラム可能なゲート・アレー
EP3C5F256C8Nの製品の説明
EP3C5F256C8Nのメモリ ブロック サポート単一港、簡単なデュアル ポートのおよび本当のデュアル ポートの操作モード。単一港モードおよび簡単なデュアル ポート モードは×1、×2、×4、×8、×9、×16、×18、×32および×36の構成のすべての左舷幅のために支えられる。本当のデュアル ポートは×1、×2、×4、×8、×9、×16および×18の構成の左舷幅で支えられる。
EP3C5F256C8Nの製品特質
部品番号 |
EP3C5F256C8N |
|
182入力/出力 |
|
1.15 V |
|
1.25 V |
|
0 C |
|
+ 85 C |
EP3C5F256C8Nの特徴
Quartus® IIソフトウェアとの設計分離の流れのために最大限に活用される建築を導く
設計分離の流れは設計仕切り間の物理的な、機能分離を達成する
外的なJTAGの港を無効にする能力
芯を取るべきエラー検出(ED)周期の表示器
パスを提供するか、またはあらゆるED周期で表示器を失敗する
構成RAMメモリ(詰め込みなさい)ビットの計画的なか無意識の変更上の可視性を提供する
FPGAの論理の内容を取り除くためにzeroizationを行う能力は、埋め込まれた記憶およびAESのキー詰め込む
内部発振器はシステム・モニタおよび検診の機能高い記憶に論理をおよび乗数に論理の比率可能にする
ユーザー入力/出力のための高い入力/出力の計算、低および中央密度装置は適用を強いた
調節可能な入力/出力は信号の保全性を改善するためにスルー・レートを
FAQ
Q.あなたのプロダクトは元であるか。
:はい、すべてのプロダクトは元、新しいオリジナルの輸入である私達の目的である。
Q:どの証明書があるか。
:私達はERAIのISOの9001:2015によって証明される会社そしてメンバーである。
Q:少しの順序かサンプルを支えることができるか。サンプルは自由であるか。
:はい、私達はサンプル順序および小さい順序を支える。サンプル費用はあなたの順序かプロジェクトに従って異なっている。
Q:私の順序を出荷する方法か。それは安全であるか。
:私達はまた明白、DHLのような、Federal Express、UPS、TNT、EMS.Weを出荷するのにあなたの提案された運送業者を使用してもいい使用する。プロダクトは詰まるよいよにあり、安全および私達を保障するためにあなたの順序へのプロダクト損傷に責任があってであって下さい。
Q:調達期間についての何か。
:私達は5仕事日以内の標準的な部分を出荷してもいい。在庫なしで、私達はあなたの順序の量にあなたのための調達期間を基づいていた確認する。