

Add to Cart
MT61K256M32JE-14:元のドラムGDDR6 8G 256MX32 FBGAの記憶データ記憶
特徴
•VDD = VDDQ = 1.35V ±3%、1.25V ±3%、および1.20V – 2%/+3%
•VPP = 1.8V – 3%/+6%
•データ転送速度:12 Gb/s、14 Gb/s、16 Gb/s
•2つの別々の独立したチャネル(x16)
•調整で置かれるx16/x8および2-channel/pseudoチャネル(PC)モード構成
•指令アドレス(カリフォルニア)およびデータのためのチャネルごとの単一の終えられたインターフェイス
•2つのチャネルごとのカリフォルニアのための差動クロックの入力CK_t/CK_c
•1台の差動クロックの入力 データ(DQ、DBI_n、EDC)のためのチャネルごとのWCK_t/WCK_cを
•二重データ転送速度(DDR)命令/住所(CK)
•クォードのデータ転送速度(QDR)および動作周波数による二重データ転送速度(DDR)データ(WCK)、
•配列の読書ごとの256ビットとの16n先取りの建築またはライト・アクセスを
•16の内部銀行
•tCCDL = 3tCKおよび4tCKのための4人の銀行団
•プログラム可能な読まれた潜伏
•プログラム可能潜伏を書きなさい
•単一および二重バイトのマスクの粒度のカリフォルニア バスでデータ マスク機能を書きなさい
•データ・バス逆転(DBI)およびカリフォルニア バス逆転(CABI)
•入出力PLL
•カリフォルニア バス訓練:DQ/DBI_n/EDC信号によるカリフォルニアの入力監視
•EDC信号による段階情報のWCK2CKの時計の訓練
•データは読まれた先入れ先出し法(深さ= 6)によって訓練を読み、書く
•巡回冗長検査によって保証される読み書きデータ伝送の完全性
•プログラム可能なCRCは潜伏を読んだ
•プログラム可能なCRCは潜伏を書く
•司令官のためのプログラム可能なEDCの把握パターン
•EDCピンのRDQSモード
ドラム | |
RoHS: | 細部 |
SGRAM - GDDR6 | |
SMD/SMT | |
FBGA-180 | |
32ビット | |
256のM X 32 | |
8 Gbit | |
1.75 GHz | |
1.3905 V | |
1.3095 V | |
0 C | |
+ 95 C | |
MT61K | |
皿 | |
ブランド: | 在庫の原物 |
敏感な湿気: | はい |
製品タイプ: | ドラム |
工場パックの量: | 1260 |
下位範疇: | 記憶及びデータ記憶 |
単位重量: | 0.194430 oz |