XC5VFX70T-2FF1136I 640入力/出力550MHz Virtex 5 FPGA
型式番号:XC5VFX70T-2FF1136I
最低順序量:1 PCS
支払の言葉:T/T、ウェスタン・ユニオン、Paypalの貿易保証、クレジット カード
供給の能力:186 PC
受渡し時間:3-5日
包装の細部:国際規格の包装
企業との接触
Add to Cart
正会員
Shenzhen Guangdong China
住所：
R1811、B BldgのJiaheタワー、No.3006 Shennan中間Rd、シンセン、中国
サプライヤーの最後のログイン時間:
内 27 時間
製品詳細
会社概要
製品詳細
XC5VFX70T-2FF1136I IC FPGA FBGA-1136 640入力/出力550 MHz Virtex-5
| 製品特質 | 属性値 |
|---|---|
| Xilinx | |
| FPGA -システム内プログラム可能なゲート・アレー | |
| Virtex-5 | |
| 640入力/出力 | |
| 1ボルト | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FBGA-1136 | |
| データ転送速度: | 6.5 Gb/s |
| シリーズ: | XC5VFX70T |
| ブランド: | Xilinx |
| 分散RAM: | 820 kbit |
| 埋め込まれたブロックのRAM - EBR: | 5328 kbit |
| 最高の動作周波数: | 550のMHz |
| 敏感な湿気: | はい |
| トランシーバーの数: | 16トランシーバー |
| 製品タイプ: | FPGA -システム内プログラム可能なゲート・アレー |
| 工場パックの量: | 1 |
| 下位範疇: | プログラム可能な論理IC |
| 商号: | Virtex |
550のMHzはブロックの記憶を統合した
•旗の不確実性のない同期先入れ先出し法サポート
•高性能のための任意パイプラインの段階
•機能をバイト書きなさい
•FPGAの旅程を使用しないで64K Xを1つの記憶形作る熱心な滝の旅程
•高信頼性の必要メモリのための統合された任意ECC
•18 Kbit （以下に）操作のための特別な減ら力の設計
•独立した左舷幅の選択（x1へのx72）
本当のデュアル ポート操作のための港ごとのx36合計までの−
簡単なデュアル ポート操作のための港ごとのx72合計までの− （1読書の港および1は左舷を書く）
x9、x18、x36およびx72幅のための同等/側波帯の記憶サポートと−の記憶ビット
32K X 1に512 x 72からの−構成（先入れ先出し法操作のための8K X 4に512 x 72）
•高性能のための任意パイプラインの段階
•機能をバイト書きなさい
•FPGAの旅程を使用しないで64K Xを1つの記憶形作る熱心な滝の旅程
•高信頼性の必要メモリのための統合された任意ECC
•18 Kbit （以下に）操作のための特別な減ら力の設計
•独立した左舷幅の選択（x1へのx72）
本当のデュアル ポート操作のための港ごとのx36合計までの−
簡単なデュアル ポート操作のための港ごとのx72合計までの− （1読書の港および1は左舷を書く）
x9、x18、x36およびx72幅のための同等/側波帯の記憶サポートと−の記憶ビット
32K X 1に512 x 72からの−構成（先入れ先出し法操作のための8K X 4に512 x 72）
Virtex-5 FPGAの特徴の概要
•6枚までの時計管理タイル（CMTs）
−それぞれCMTは2 DCMsおよび1 PLL-upから18の総クロック発振器含んでいる
滝DCM PLLまたはPLLにDCM適用範囲が広い−
−の精密時計のdeskewおよび位相ずれ
−の適用範囲が広い頻度統合
性能のトレードオフ決定を楽にする−の多数のオペレーティング・モード
−によって改善される最高入出力頻度
−のきめの細かい段階の転移の決断
−はジッターのろ過を入れた
−のローパワー操作
−の広い位相ずれの範囲
•最大限に活用された低ジッターの時間を記録することおよび精密な使用率のための差動時計の樹木構造
•32の全体的な時計ネットワーク
•全体的な時計に加える地方、入力/出力およびローカル コンピュータの時刻
−それぞれCMTは2 DCMsおよび1 PLL-upから18の総クロック発振器含んでいる
滝DCM PLLまたはPLLにDCM適用範囲が広い−
−の精密時計のdeskewおよび位相ずれ
−の適用範囲が広い頻度統合
性能のトレードオフ決定を楽にする−の多数のオペレーティング・モード
−によって改善される最高入出力頻度
−のきめの細かい段階の転移の決断
−はジッターのろ過を入れた
−のローパワー操作
−の広い位相ずれの範囲
•最大限に活用された低ジッターの時間を記録することおよび精密な使用率のための差動時計の樹木構造
•32の全体的な時計ネットワーク
•全体的な時計に加える地方、入力/出力およびローカル コンピュータの時刻
XC5VFX70T-2FF1136I 640入力/出力550MHz Virtex 5 FPGA
お問い合わせカート
0