XC5VLX50T-1FFG1136C 480入力/出力Xilinx Virtex 5
型式番号:XC5VLX50T-1FFG1136C
最低順序量:1 PCS
支払の言葉:T/T、ウェスタン・ユニオン、Paypalの貿易保証、クレジット カード
供給の能力:186 PC
受渡し時間:3-5日
包装の細部:国際規格の包装
企業との接触
Add to Cart
正会員
Shenzhen Guangdong China
住所：
R1811、B BldgのJiaheタワー、No.3006 Shennan中間Rd、シンセン、中国
サプライヤーの最後のログイン時間:
内 27 時間
製品詳細
会社概要
製品詳細
XC5VLX50T-1FFG1136C IC FPGA FBGA-1136 480入力/出力Virtex-5 550のMHz
| 製品特質 | 属性値 |
|---|---|
| Xilinx | |
| FPGA -システム内プログラム可能なゲート・アレー | |
| Virtex-5 | |
| 480入力/出力 | |
| 1ボルト | |
| 0 C | |
| + 85 C | |
| SMD/SMT | |
| FBGA-1136 | |
| データ転送速度: | 6.5 Gb/s |
| シリーズ: | XC5VFX70T |
| ブランド: | Xilinx |
| 分散RAM: | 480 kbit |
| 埋め込まれたブロックのRAM - EBR: | 2160 kbit |
| 最高の動作周波数: | 550のMHz |
| 敏感な湿気: | はい |
| トランシーバーの数: | 12トランシーバー |
| 製品タイプ: | FPGA -システム内プログラム可能なゲート・アレー |
| 工場パックの量: | 1 |
| 下位範疇: | プログラム可能な論理IC |
| 商号: | Virtex |
Virtex-5 FPGAの特徴の概要
Virtex-5 FPGA CLB資源は2切れから成っている。
各切れは同等で、含んでいる:
•4つの機能発生器
•4つの記憶素子
•演算論理ゲート
•大きい多重交換装置
•速い先読みする運びなさい鎖
機能発生器は6入力LUTsか二重出力5入力LUTsとして構成可能である。CLBsのSLICEMsはある場合もある
32ビット シフト レジスタ（か16ビットのXとして2つのシフト レジスタ）または64ビットの分散RAMとして作動するために形成される。さらに、
4つの記憶素子はedge-triggered Dタイプのフリップフロップかレベルの敏感な掛け金として形成することができる。
各CLBに内部速い結合があり、スイッチ・マトリクスに一般的な誘導資源にアクセスするために接続する。
各切れは同等で、含んでいる:
•4つの機能発生器
•4つの記憶素子
•演算論理ゲート
•大きい多重交換装置
•速い先読みする運びなさい鎖
機能発生器は6入力LUTsか二重出力5入力LUTsとして構成可能である。CLBsのSLICEMsはある場合もある
32ビット シフト レジスタ（か16ビットのXとして2つのシフト レジスタ）または64ビットの分散RAMとして作動するために形成される。さらに、
4つの記憶素子はedge-triggered Dタイプのフリップフロップかレベルの敏感な掛け金として形成することができる。
各CLBに内部速い結合があり、スイッチ・マトリクスに一般的な誘導資源にアクセスするために接続する。
•、最先端の最適利用、FPGAの生地高性能
−の実質の6入力参照用テーブル（LUT）の技術
−の二重5-LUT選択
−によって改善される減らホップの旅程
−の64ビットの分散RAMの選択
− SRL32/Dual SRL16の選択
•強力な時計管理タイル（CMT）の時間を記録すること
ゼロ遅れの緩衝剤処理、頻度統合、および時計段階の転移のための−のデジタル時計のマネージャー（DCM）のブロック
入力のための− PLLのブロックはろ過、ゼロ遅れの緩衝、頻度統合および段階一致させた時計部小刻みに動く
XC5VLX50T-1FFG1136C 480入力/出力Xilinx Virtex 5
お問い合わせカート
0