XC5VFX100T-2FF1738C 680入力/出力1240kbit Xilinx Virtex 5
型式番号:XC5VFX100T-2FF1738C
最低順序量:1 PCS
支払の言葉:T/T、ウェスタン・ユニオン、Paypalの貿易保証、クレジット カード
供給の能力:186 PC
受渡し時間:3-5日
包装の細部:国際規格の包装
企業との接触
Add to Cart
正会員
Shenzhen Guangdong China
住所：
R1811、B BldgのJiaheタワー、No.3006 Shennan中間Rd、シンセン、中国
サプライヤーの最後のログイン時間:
内 27 時間
製品詳細
会社概要
製品詳細
XC5VFX100T-2FF1738C IC FPGA FBGA-1738 680入力/出力550 MHz Virtex-5
| 製品特質 | 属性値 |
|---|---|
| Xilinx | |
| FPGA -システム内プログラム可能なゲート・アレー | |
| Virtex-5 | |
| 680入力/出力 | |
| 1ボルト | |
| 0 C | |
| + 85 C | |
| SMD/SMT | |
| FCBGA-1738 | |
| データ転送速度: | 6.5 Gb/s |
| シリーズ: | XC5VFX100T |
| ブランド: | Xilinx |
| 分散RAM: | 1240のkbit |
| 埋め込まれたブロックのRAM - EBR: | 8208 kbit |
| 最高の動作周波数: | 550のMHz |
| 敏感な湿気: | はい |
| トランシーバーの数: | 16トランシーバー |
| 製品タイプ: | FPGA -システム内プログラム可能なゲート・アレー |
| 工場パックの量: | 1 |
| 下位範疇: | プログラム可能な論理IC |
| 商号: | Virtex |
Virtex-5 FPGAの特徴の概要
•RocketIO GTPのトランシーバー100 Mb/sから3.75 Gb/s
− LXTおよびSXTのプラットホーム
•RocketIO GTXのトランシーバー150 Mb/sから6.5 Gb/s
− TXTおよびFXTのプラットホーム
•PowerPC 440のマイクロプロセッサ
− FXTのプラットホームだけ
− RISCの建築
−の7段階のパイプライン
−の32 Kバイト指示およびデータ隠し場所は含んでいた
−によって最大限に活用されるプロセッサ インターフェイス構造（横木）
•65 nm銅CMOSの加工技術
•1.0V中心の電圧
•標準的なかPbなしのパッケージの選択で利用できる高い信号完全性のフリップ破片の包装
•すべての装置のシステム・モニタリングの機能
−のオン破片/Off-chip熱監視
−のオン破片/Off-chip電源の監視
すべての監視された量への− JTAGのアクセス
•PCIの明白な設計のための統合された終点のブロック
− LXT、SXT、TXTおよびFXTのプラットホーム
PCIの明白な基礎指定1.1と迎合的な−
−のブロックごとのx1、x4、またはx8車線サポート
RocketIO™のトランシーバーと共の−の仕事
機能発生器は6入力LUTsか二重出力5入力LUTsとして構成可能である。CLBsのSLICEMsはある場合もある
32ビット シフト レジスタ（か16ビットのXとして2つのシフト レジスタ）または64ビットの分散RAMとして作動するために形成される。さらに、
4つの記憶素子はedge-triggered Dタイプのフリップフロップかレベルの敏感な掛け金として形成することができる。
各CLBに内部速い結合があり、スイッチ・マトリクスに一般的な誘導資源にアクセスするために接続する。
− LXTおよびSXTのプラットホーム
•RocketIO GTXのトランシーバー150 Mb/sから6.5 Gb/s
− TXTおよびFXTのプラットホーム
•PowerPC 440のマイクロプロセッサ
− FXTのプラットホームだけ
− RISCの建築
−の7段階のパイプライン
−の32 Kバイト指示およびデータ隠し場所は含んでいた
−によって最大限に活用されるプロセッサ インターフェイス構造（横木）
•65 nm銅CMOSの加工技術
•1.0V中心の電圧
•標準的なかPbなしのパッケージの選択で利用できる高い信号完全性のフリップ破片の包装
•すべての装置のシステム・モニタリングの機能
−のオン破片/Off-chip熱監視
−のオン破片/Off-chip電源の監視
すべての監視された量への− JTAGのアクセス
•PCIの明白な設計のための統合された終点のブロック
− LXT、SXT、TXTおよびFXTのプラットホーム
PCIの明白な基礎指定1.1と迎合的な−
−のブロックごとのx1、x4、またはx8車線サポート
RocketIO™のトランシーバーと共の−の仕事
機能発生器は6入力LUTsか二重出力5入力LUTsとして構成可能である。CLBsのSLICEMsはある場合もある
32ビット シフト レジスタ（か16ビットのXとして2つのシフト レジスタ）または64ビットの分散RAMとして作動するために形成される。さらに、
4つの記憶素子はedge-triggered Dタイプのフリップフロップかレベルの敏感な掛け金として形成することができる。
各CLBに内部速い結合があり、スイッチ・マトリクスに一般的な誘導資源にアクセスするために接続する。
XC5VFX100T-2FF1738C 680入力/出力1240kbit Xilinx Virtex 5
お問い合わせカート
0