

Add to Cart
プログラム可能なFpga EPM3256ATI144-10N CPLD MAX 3000A 256のマクロ116 IOs
指定
製品特質 | 属性値 |
---|---|
Intel | |
製品カテゴリ: | FPGA -システム内プログラム可能なゲート・アレー |
サイクロンIII EP3C5 | |
5136 LE | |
94入力/出力 | |
1.15 V | |
1.25 V | |
0 C | |
+ 85 C | |
SMD/SMT | |
EQFP-144 | |
皿 | |
ブランド: | Intel/Altera |
最高の動作周波数: | 315のMHz |
敏感な湿気: | はい |
論理配列のブロック-実験室の数: | 321実験室 |
作動の供給電圧: | 1.15 Vから1.25ボルト |
製品タイプ: | FPGA -システム内プログラム可能なゲート・アレー |
記述
MAX 3000A装置はAltera MAXの建築に基づく低価格の、高性能装置である。
高度CMOSの技術と製造されて、EEPROMベースのMAX 3000A装置はと作動する
3.3-V供給電圧および600から10,000の使用可能なゲート、ISPの4.5 nsピンにピン遅れを速く提供するため、
そして227.3までMHzの反対の速度。– 4、– 5、– 6、– 7のMAX 3000A装置、および– 10の速度
等級はPCIの特殊利益団体(PCIのSIG)のタイミングの条件と互換性がある
特徴
高性能の、低価格CMOSのEEPROMベースのプログラム可能な論理回路(PLDs)造った
MAX®の建築(表1)を見なさい
作り付けのIEEE Std. 1149.1共同テスト アクション・グループを通した3.3-V内部システム プログラム可能性(ISP)
(高度のピン錠の機能のJTAG)インターフェイス– IEEE Std. 1532と迎合的なISPの回路部品
IEEE Std. 1149.1-1990と迎合的な作り付け境界スキャン テスト(BST)回路部品
高められたISPの特徴:–より速いプログラミングのための高められたISPのアルゴリズム–保障するべきISP_Doneビット
完全なプログラミング–内部システム プログラミングの間の入力/出力ピンのプルアップの抵抗器
600から10,000の使用可能なゲートまで及ぶ高密度PLDs
227.3までMHzの反対の頻度の4.5 nsピンにピン論理の遅れ
入力/出力ピンは互換性があるとが、MultiVoltTM入力/出力インターフェイス装置中心を3.3ボルトで操業に可能にする
5.0-V、3.3-Vおよび2.5-V論理のレベル
44からいろいろ薄いクォードのフラット パック(TQFP)の256まで、プラスチック クォードのフラット パック及ぶピン・カウント
(PQFP)、プラスチックJ鉛のチップ・キャリア(PLCC)、およびFineLine BGATMのパッケージ
熱いsocketingサポート
速い、予想できる性能のためのプログラム可能な結合の配列(PIA)の連続的な誘導の構造
MAX 3000A装置特徴
交換ガイド
Shiping | 配達期間 | 内部在庫の部品のために、順序は3日に出荷するために推定される。出荷される、受渡し時間推定される下によって決まる あなたが選んだキャリア: |
出荷率 | 順序を確認した後、私達は商品の重量に基づいて郵送料を評価する | |
出荷の選択 | 私達はDHL、Federal Express、明白なEMS、SFおよび登録されていた航空便の国際海運を提供する。 | |
船積みの追跡 | 私達は追跡番号を用いる電子メールによって順序が出荷されれば知らせる。 | |
戻ること 保証 | 戻ること | リターンは普通郵送物の日付からの30日以内に完了されたとき受け入れられる。部品は未使用および元の包装にべきである。顧客は船積みのために任に当たらなければならない。 |
保証 | Retechipのすべての購入は30日間のmoney-back帰りの方針と来る、この保証は欠陥が不適当な指示に、プロダクト修正続く、顧客による顧客のアセンブリ、失敗怠慢または不適当な操作によって引き起こされたあらゆる項目に適用しない | |
命令 | 支払 | T/T、PayPalのクレジット カードは査証、マスター、アメリカ人を含んでいる 明白。 |