プログラム可能なICがSoC FPGAを欠くXC7Z020-3CLG400Eはプロセッサおよびコントローラ チップ埋め込んだ

Zynq-7000 SoC

XC7Z020-3CLG400Eのシステム内プログラム可能なゲート・アレーFPGAはプロセッサおよびコントローラ チップ埋め込んだ

適用

•自動車運転者の援助、運転者情報およびインフォテイメント
•放送カメラ
•産業運動制御、産業ネットワーキングおよびマシン ビジョン
•IPおよびスマートなカメラ
•LTEのラジオおよびベースバンド
•医学の診断およびイメージ投射
•多機能プリンター

•ビデオおよび夜間視界装置

指定

記述

Zynq-7000 SoC第一世代の建築

Zynq®-7000家族はXilinx SoCの建築に基づいている。これらのプロダクトは単一装置の機能が豊富な二重中心か単心ARM®のCortex™-A9によって基づく処理システム（PS）および28 nm Xilinxのプログラム可能な論理（PL）を統合する。腕の皮質A9のCPUはPSの中心で、また周辺結合性インターフェイスのオン破片の記憶、外的な記憶インターフェイスおよび豊富なセットを含んでいる。

特徴

基づく腕の皮質A9

アプリケーション・プロセッサの単位（APU）

•2.5 CPUごとのDMIPS/MHz

•CPUの頻度:1つまでのGHz

•凝集性多重プロセッササポート

•ARMv7-Aの建築

•TrustZone®の保証

•Thumb®-2命令セット

•Jazelle® RCT実行環境の建築

•NEON™の媒体処理エンジン

•シングルおよび倍精度ベクトル浮動小数点のユニット（VFPU）

•CoreSight™およびプログラム跡Macrocell （PTM）

•タイマーおよび割り込み

•3つのウォッチドッグ タイマー

•1つの全体的なタイマー

•2つの三重タイマーのカウンター

オン破片の記憶

•オン破片のブーツROM

•256 KBのオン破片のRAM （OCM）

•バイト同等サポート

外的な記憶インターフェイス

•多重プロトコルの動的記憶コントローラー

•DDR3、DDR3L、DDR2、またはLPDDR2記憶への16ビットか32ビット インターフェイス

•16ビット モードのECCサポート

•8、16-の、か32ビット全体の記憶の単一のランクを使用してアドレス空間の1GB

•静的な記憶インターフェイス

•64までのMBサポートが付いている8ビットSRAMのデータ・バス

•平行抜け目がないサポート

•ONFI1.0否定論履積の抜け目がないサポート（1ビットECC）

•1ビットSPI、2ビットSPI、4ビットSPI （クォードSPI）、または2つのクォードSPIの（8ビット）連続フラッシュ

8チャンネルのDMAコントローラー

•記憶に記憶、周辺に記憶記憶に周辺および分散ギャザー トランザクション サポート

入力/出力ペリフェラルおよびインターフェイス

•IEEE Std 802.3およびIEEE Stdの1588の修正2.0サポートが付いている2つの10/100/1000三速度のイーサネットMACペリフェラル

•分散ギャザーDMAの機能•1588のrev. 2 PTPフレームの認識

•GMII、RGMIIおよびSGMIIインターフェイス

•2つのUSB 2.0 OTGペリフェラル、12までの終点を支えるそれぞれ

•USB 2.0迎合的な装置IPの中心

•多忙な、高速、全速力の、低速モードを支える

•Intel EHCI迎合的なUSBのホスト

•8ビットULPI外的なPHYインターフェイス

•迎合的な2完全な缶2.0Bはバス・インターフェースできる

•規格準拠缶2.0-Aおよび缶2.0-BおよびISO 118981-1

•外的なPHYインターフェイス

•2つのSD/SDIO 2.0/MMC3.31の迎合的なコントローラー

•3周辺破片が付いている2つの双方向通信SPIの港は選ぶ

•2つの高速UARTs （1までMb/s）

•2マスターおよび奴隷I2Cインターフェイス

•54ビットまでPS入力/出力（1つの銀行および22bの32bの1銀行）およびプログラム可能な論理に接続される64ビットまで（32bの2つまでの銀行）と使用することができる4つの32ビット銀行とのGPIO

•周辺ピン アサインのための54まで適用範囲が広い多重型にされた入力/出力（縮小）

結合

•PS内のそしてPSとPL間の高い帯域幅の結合性

•腕AMBA® AXIは基づいていた

•潜伏および帯域幅制御のための重大なマスターのQoSサポート

交換ガイド