一般的な説明
The Micron® 256Mb Reduced Latency DRAM (RLDRAM) contains 8 banks
x32Mb of memory accessible with 32-bit or 16-bit I/Os in a double
data rate (DDR) format where the data is provided and synchronized
with a differential echo clock signal. RLDRAM
は行/列のアドレスのマルチプレックスを必要とせず,高速なランダムアクセスと高速な帯域幅のために最適化されています.
RLDRAMは,通信システムにおける送信または受信バッファなどの通信データストレージ,および大量のメモリを必要とするデータまたは指示キャッシュアプリケーションのために設計されています.
特徴
• 2.5V VEXT,1.8V VDD,1.8V VDDQ I/O
• 最大データ出力帯域幅のためのサイクリックバンクアドレス
• 複素化されていない住所
• 2 つの (2 ビット) の不中断的な連続爆発
プリフェッチ) と 4 つの (4 ビットプリフェッチ) DDR
• 600 Mb/s/p のデータ速度を目標とする
プログラム可能な読み込み遅延 (RL) 5-8
読み取れるデータとして有効なデータ有効信号 (DVLD)
• データマスク信号 (DM0/DM1) はまずマスクし,次に
書き込みデータバーストの第2部分
• IEEE 1149.1 に準拠する JTAG 境界スキャン
偽HSTL 1.8V I/O 供給
• 内部 自動 前充電
• リフレッシュ要件: 100°Cの交差点で32ms
温度 (8K リフレッシュ 各バンク,64K リフレッシュ
命令は合計で 32ms ごとに発せなければなりません)