MT46V32M16P-5B:J TR IC DRAM 512MBIT PARALLEL 66TSOP マイクロンテクノロジー株式会社
モデル番号:MT46V32M16P-5B:J TR
最低注文量:1
支払条件:T/T
供給能力:ストック
配達時間:3~5 営業日
パッケージの詳細:アンチステティックバッグと紙箱
企業との接触
Add to Cart
確認済みサプライヤー
Shenzhen China
住所：
第2520の第25床、ブロックAのアジア新しいGuoliの建物、Huaqiangの北の通り、シンセン、中国
サプライヤーの最後のログイン時間:
内 26 時間
製品詳細
会社概要
製品詳細
製品詳細
機能説明
DDR SDRAMは高速操作を達成するために二重データレートアーキテクチャを使用する.ダブルデータレートアーキテクチャは,本質的にI/Oピンのクロックサイクルごとに2つのデータワードを転送するように設計されたインターフェースを持つ2nプレフェッチアーキテクチャです. DDR SDRAM の単一の読み書きアクセスは,内部 DRAM コアで単一の 2n ビット幅, 1 クロックサイクルデータ転送と 2 つの対応する n ビット幅で構成されています.I/Oピンの半時間のデータ転送.特徴
VDD = +2.5V ±0.2V,VDDQ = +2.5V ±0.2VVDD = +2.6V ±0.1V,VDDQ = +2.6V ±0.1V (DDR400)
双方向データストロブ (DQS) 送信
データ,すなわち源同期データで受信された
捕捉 (x16 はバイト 1 バイト 1 バイト 1 バイト 1 バイト 1 バイト 1 バイト 1 バイト 1 バイト 1 バイト 1
• 内部,パイプラインド・ダブル・データ・レート (DDR)
建築: 時計サイクルあたり2つのデータアクセス
• 差点時計入力 (CK と CK#)
• ポジティブな CK エッジごとに入力されたコマンド
• DQSは, READのデータとエッジアライナインされ,WRITEのデータとセンターアライナインされる
• DQとDQSの移行をCKと調整するDLL
• 4つの内部銀行が同時に機能する
• 書き込みデータをマスクするためのデータマスク (DM)
(x16 はバイトあたり 2 ∼ 1 バイトがあります)
• プログラム できる 爆発 長さ: 2,4,または 8
• オートリフレッシュ
64ms, 8192サイクル (商業および産業用)
16ms 8192サイクル (自動車)
• 自動更新 (AT デバイスでは利用できません)
信頼性の向上のための長時間TSOP (OCPL)
■ 2.5V I/O (SSTL_2対応)
• 同期自動前充電オプションがサポートされています.
•tRASロックアウトサポート (tRAP = tRCD)
仕様
| 属性 | 属性値 |
|---|---|
| 製造者 | マイクロン・テクノロジー株式会社 |
| 製品カテゴリー | メモリIC |
| シリーズ | - |
| パッケージ | テープ&ロール (TR) 代替包装 |
| パッケージケース | 66-TSSOP (0.400", 10.16mm 幅) |
| 動作温度 | 0°C~70°C (TA) |
| インターフェース | パラレル |
| 電圧供給 | 2.5V~2.7V |
| 供給者 デバイス パッケージ | 66-TSOP |
| 記憶容量 | 512M (32M x 16) |
| メモリタイプ | DDR SDRAM |
| スピード | 5ns |
| フォーマットメモリ | RAM |
記述
SDRAM - DDRメモリIC 512Mb (32M x 16) パラレル200MHz 700ps 66-TSOP
DRAMチップ DDR SDRAM 512Mbit 32Mx16 2.6V 66ピンTSOP T/R
MT46V32M16P-5B:J TR IC DRAM 512MBIT PARALLEL 66TSOP マイクロンテクノロジー株式会社
お問い合わせカート
0