

Add to Cart
LPC1769/68/67/66/65/64/63は腕皮質M3基づかせていたマイクロ制御回路をのためのである
統合および低い電力の消費のhigh-levelを特色にする埋め込まれた適用。
腕皮質M3はシステム強化を提供する次世代の中心である
高められるサポート ブロックの統合の特徴そして高レベルをデバッグしなさい。
LPC1768/67/66/65/64/63は100つまでのMHzのCPUの頻度で作動する。
LPC1769は120までのMHzのCPUの頻度で作動する。腕皮質M3 CPU
3段階のパイプラインを組み込み、別の支部とのハーバード建築を使用する
ペリフェラルのための指示およびデータ・バス、また第3バス。腕皮質M3 CPU
また推測的なブランチ命令を支える内部先取りの単位を含んでいる。
LPC1769/68/67/66/65/64/63の周辺補足物は512までkbをの含んでいる
フラッシュ・メモリ、データ記憶、イーサネットMACのUSB装置/Host/OTGの64までkb
インターフェイス、8チャンネルの一般目的のDMAコントローラー、4つのUARTsの2つの缶チャネル、2 SSP
コントローラー、SPIインターフェイス、3私2つのCバス インターフェイス、2出力と2入力私2台のSバス インターフェイス、
8チャンネル12ビットADCの10ビットDACの運動制御PWMの求積法のエンコーダー インターフェイス、
4つの一般目的のタイマー、6出力一般目的PWMの超低い力のリアルタイム
別々のバッテリーの供給が付いている時計(RTC)、および70までの一般目的入力/出力ピン。
LPC1769/68/67/66/65/64/63はArm7ベースの100ピンLPC236xにピン互換性がある
マイクロ制御回路シリーズ。
は100つまでのMHzの頻度で動く皮質M3プロセッサを武装させる
(120までのMHz (LPC1769)のLPC1768/67/66/65/64/63)または。記憶保護の単位
(MPU) 8つの地域を支えることは含まれている。
の腕皮質M3の組み込みは方向を変えられた割り込みコントローラ(NVIC)に入り込んだ。
512 kbまでオン破片のフラッシュのプログラミングの記憶。高められたフラッシュ・メモリの加速装置
ゼロ待ち状態との高速120のMHz操作を可能にする。
内部システム(ISP)オン破片によって(IAP)プログラムするプログラミングおよび内部適用
ブート・ローダ ソフトウェア。
のオン破片SRAMは下記のものを含んでいる:
高性能CPUのための局所コード/データ・バスが付いているCPUのSRAMの32/16 kb
アクセス。
2/1より高い効率のための別のアクセス パスが付いている16のkb SRAMのブロック。
これらのSRAMのブロックはイーサネット、USBおよびDMAの記憶に、また使用するかもしれない
一般目的CPUの指示およびデータ記憶のため。
8チャネルの多層AHBの一般目的のDMAコントローラー(GPDMA)
SSP、I 2 Sバス、UART、アナログ-デジタルと使用することができるマトリックス
デジタル アナログ変換器 ペリフェラル、タイマーのマッチ信号、およびのための
記憶に記憶移動。
多層AHBのマトリックスの結合は各AHBのマスターに別のバスを提供する。
AHBのマスターはCPUの一般目的のDMAコントローラー、イーサネットMACを、含んでいる
USBインターフェイス。この結合は調停無しでコミュニケーションを提供する
遅れ。
の割れ目APBバスはCPUとDMA間の少数の停止との高い効率を可能にする。
Parametrics:
のeMeteringの警報システム
の白物家電をつける
の産業ネットワーキングのの運動制御
LPC1769 LPC1768
LPC1767 LPC1766
LPC1765 LPC1764 LPC1763