FlatLink LVDSへのSN65DSI83ZQER UARTインターフェイスIC LVDSインターフェイスIC MIPI DSI橋

FlatLink LVDSへのSN65DSI83ZQER UARTインターフェイスIC LVDSインターフェイスIC MIPI DSI橋

1特徴

• 道具MIPI® D-PHY版1.00.00物理層前陣および表示シリアル・インタフェース（DSI）版1.02.00

• 1つまでのGbps/車線を作動させるチャネルごとの1つ、2つ、3つ、か4つのD-PHYデータ車線のために構成可能単一チャネルDSIの受信機

• RGB666およびRGB888フォーマットの18個のbppおよび24個のbpp DSIのビデオ包みを支える

• 最高の決断60までのfps WUXGA
  減らされた削除の18のbppおよび24のbpp色の1920年の× 1200。800 18のbppおよび24のbppで60 fpsの1366の×の768/1280 ×のために適した

• FlatLinkTMは単一リンクLVDSのために出力した

• 単一リンクLVDSオペレーティング・モードに単一チャネルDSIを支える

• LVDSは25のMHzから154のMHzの時計の範囲を出力した

• LVDSピクセル時計は自由継続の連続的なD-PHYの時計か外部参照の時計（REFCLK）から供給されるかもしれない

• 1.8-V本管VCCの電源

• 低い電力の特徴は操業停止モードを、減らされたLVDS出力する電圧振動、共通モードおよびMIPI超低い力の州（ULPS）サポート含んでいる

• LVDSチャネルの交換、PCBの旅程の容易さのためのLVDS PINの順序の逆の特徴

• ±2 kV （HBM）を評価するESD

• 64ピン5 mmの× 5 mm BGA MICROSTARの後輩（ZQE）で包まれる

• 温度較差:– 40°Cへの85°C

  
  

2つの適用

• PC、ノートのPC、Netbooksを錠剤にしなさい

• 移動式インターネット デバイス

  
  

3記述

FlatLink橋装置へのSN65DSI83 DSIは車線ごとの1 Gbpsで作動するチャネルごとの4つの車線との単一チャネルMIPI D-PHYの受信機前陣構成を特色にする;4つのGbpsの最高の入力帯域幅。橋は25のMHzからリンクごとの4つのデータ車線との単一リンクLVDSを提供する154のMHzに作動するピクセル時計で作動するFlatLink互換性があるLVDSの出力にMIPI DSI 18のbpp RGB666および24個のbpp RGB888の包みおよび改宗者フォーマットされていたビデオ・データの流れ解読する。

SN65DSI83装置は減らされた削除の24のbppで60のfpsでWUXGAの1920年の×まで1200、支えることができる。SN65DSI83装置は18のbppおよび24のbppで60 fpsの1366の×の768/1280 ×を使用して適用のためにまた適している800。部分的なライン緩衝はDSIおよびLVDSインターフェイス間のデータ・ストリームの不適当な組み合わせを収容するために実行される。

工業迎合的なインターフェイス技術と設計されていて、SN65DSI83装置はマイクロプロセッサの広い範囲と互換性があり、低振動LVDS出力を含む力管理特徴の範囲と設計され、MIPIは超低い力の州（ULPS）サポートを定義した。

SN65DSI83装置は0.5 mmピッチのパッケージの小さい輪郭5 mmの× 5 mm BGA MICROSTARの後輩で実行され、温度較差を渡って– 40oCから85oCに作動する。

装置情報