
Add to Cart
CD74HCT541M96 8プログラム可能な論理ICSの緩衝及びライン・ドライバ三St N-Invrt
特徴
' HC540、CD74HCT540………………。逆になること
『HC541』、HCT541 ......................非逆になること
緩衝された入力
3州の出力
バス路線駆動機構
典型的な伝搬遅延= VCCの9ns = 5VのCL = 15pF、TA = 25oC
ファン・アウト(温度較差に)
- 標準的な出力…………… 10のLSTTLの負荷
- バス運転手の出力…………。15のLSTTLの負荷
広い実用温度範囲… -55oCへの125oC
釣り合った伝搬遅延および遷移時間
LSTTLの論理ICと比較される重要な力の減少
HCのタイプ
- 6V操作への2V
- 高いノイズ耐性:無= 30%、NIH = VCCの30%
VCC = 5V
HCTのタイプ
- 5.5V操作への4.5V
- 直接LSTTLは論理の両立性を入れた、
VIL= 0.8V (最高)、VIH = 2V (分)
- CMOSは両立性、VOL.のIlの≤ 1μA、VOHを入れた
記述
『HC540およびCD74HCT540は15のLSTTLの負荷を運転するために3州の出力および機能の8の緩衝およびライン・ドライバ逆にしている。』 HC541および『HCT541は非逆になる8の緩衝であり、15のLSTTLの負荷を運転できる3州が付いているライン・ドライバ置く。出力は(OE1)および(OE2)制御3州の出力可能になる。OE1かOE2が高ければ出力は高いimped-のanceの州にある。データ出力OE1およびOE2のために低くなければならない。
発注情報
部品番号 | TEMP.範囲(oc) | パッケージ |
CD54HC540F3A | -55から125 | 20 Ld CERDIP |
CD54HC541F3A | -55から125 | 20 Ld CERDIP |
CD54HCT541F3A | -55から125 | 20 Ld CERDIP |
CD74HC540E | -55から125 | 20 Ld PDIP |
CD74HC540M | -55から125 | 20 Ld SOIC |
CD74HC540M96 | -55から125 | 20 Ld SOIC |
CD74HC541E | -55から125 | 20 Ld PDIP |
CD74HC541M | -55から125 | 20 Ld SOIC |
CD74HC541M96 | -55から125 | 20 Ld SOIC |
CD74HC541PW | -55から125 | 20 Ld TSSOP |
CD74HC541PWR | -55から125 | 20 Ld TSSOP |
CD74HCT540E | -55から125 | 20 Ld PDIP |
CD74HCT540M | -55から125 | 20 Ld SOIC |
CD74HCT540M96 | -55から125 | 20 Ld SOIC |
CD74HCT541E | -55から125 | 20 Ld PDIP |
CD74HCT541M | -55から125 | 20 Ld SOIC |
CD74HCT541M96 | -55から125 | 20 Ld SOIC |