EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8Nのプログラム可能な論理ICS分野プログラム
型式番号:EP3C40F324C8N
最低順序量:私達に連絡しなさい
支払の言葉:Paypal、ウェスタンユニオン、TT
供給の能力:1日あたりの50000部分
受渡し時間:商品は一度3日以内に受け取った資金を出荷される
包装の細部:QFP
企業との接触
Add to Cart
正会員
Shenzhen China
住所：
部屋1204のDingchengの国際的な建物、ZhenHuaの道、福田区、シンセン、中国。
サプライヤーの最後のログイン時間:
内 48 時間
製品詳細
会社概要
製品詳細
EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8Nのプログラム可能な論理ICS分野プログラム
低い電力FPGAs
- TSMCのローパワー加工技術およびAltera®のパワーわかっている設計流れを用いる低い電力の消費
ローパワー操作は次の利点を提供する:
携帯用および手持ち型の適用のための延長電池の寿命
減らされたか、または除去された冷却装置の費用
熱挑戦された環境の操作
熱いsocketing操作サポート
設計セキュリティ機能
サイクロンIII LS装置は次の設計セキュリティ機能を提供する:
256ビット揮発キーの高度の暗号化の標準（AES）を使用して構成保証
Quartus® IIソフトウェアとの設計分離の流れのために最大限に活用される建築を導く
■設計分離の流れは設計仕切り間の物理的な、機能分離を達成する
外的なJTAGの港を無効にする能力
芯を取るべきエラー検出（ED）周期の表示器
パスを提供するか、またはあらゆるED周期で表示器を失敗する
構成の計画的なか無意識の変更上の可視性を提供する
RAMメモリ（詰め込みなさい）ビット
FPGAの論理の内容を取り除くためにzeroizationを行う能力は、埋め込まれた記憶およびAESのキー詰め込む
内部発振器はシステム・モニタおよび検診の機能を可能にする
高められたシステム統合
高い記憶に論理および乗数に論理の比率
ユーザー入力/出力のための高い入力/出力の計算、低および中央密度装置は強いた
適用
調節可能な入力/出力は信号の保全性を改善するためにスルー・レートを
LVTTL、LVCMOS、SSTL、HSTL、PCI、PCI-X、LVPECL、バスLVDS （BLVDS）、LVDS、ミニLVDSのような入力/出力の標準を、RSDSおよびPPDS支える
プロセス、電圧および温度（PVT）上の変化を除去するために支える複数の価値オン破片の終了（10月）の口径測定の特徴を
装置ごとの4個のphase-lockedループ（PLLs）強い時計の管理および統合を装置時計管理、外部システムの時計管理および入力/出力インターフェイスに提供するため
PLLごとの5出力
Cascadable I/Osを救うために、PCBの旅程を楽にし、ジッターを減らしなさい
動的に再構成可能位相ずれ、頻度乗法または部、またはシステムの両方、および入力頻度装置を再構成しないで変えるため
外的なコントローラーの援助のない遠隔システムの改善
単一でき事の混乱を検出する熱心で循環的な重複コード レジ係の回路部品
（SEU）問題
埋め込まれるサイクロンIII装置家族、提供の安価および習慣適合のためのNios®のII埋め込まれたプロセッサ解決を処理する
EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8Nのプログラム可能な論理ICS分野プログラム
お問い合わせカート
0