

Add to Cart
AD9511BCPZの集積回路の破片1.2 GHzのクロック分散ICの破片の金中国の製造者
特徴
低い段階の騒音の段階ロックされたループ中心
250のMHzへの基準入力の頻度
プログラム可能な二重係数のprescaler
チャージ ポンプの(CP)のプログラム可能な流れ
別のCPの供給(VCPS)は調整の範囲を拡張します
2つの1.6 GHzの差動クロックの入力
5つのプログラム可能なディバイダー、1から32のすべての整数
段階は粗い遅れが調節する出力に出力に選びます
3独立者1.2 GHz LVPECLの出力
付加的な出力ジッター225 fs rms
2独立者800 MHz/250 MHz LVDS/CMOSのクロック出力
付加的な出力ジッター275 fs rms
良い遅れは1 LVDS/CMOSの出力で調節します
連続制御港
スペース節約の48鉛LFCSP
適用
低いジッター、低い段階の騒音のクロック分散
時間を記録する高速ADCs、DACs、DDSs、DDCs、DUCs、MxFEs
高性能の無線電信のトランシーバー
高性能の器械使用
広帯域下部組織
概説
AD9511はオン破片PLLの中心と共に複数の出力クロック分散機能を提供します。
設計はデータ変換装置の性能を最大にするために低いジッターおよび段階の騒音を強調します。
デマンドが高い段階の騒音およびジッターの条件の他の適用はまたこの部分から寄与します。
PLLセクションはプログラム可能な参照のディバイダー(r)から成っています;低雑音段階の頻度探知器(PFD);精密チャージ ポンプ(CP);そしてプログラム可能なフィードバックのディバイダー(n)。
CLK2/CLK2Bピンに外的なVCXOかVCOを接続することによって、1.6 GHzまでの頻度は入力参照に合わせられるかもしれません。
5独立クロックの出力があります。3出力はLVPECL (1.2 GHz)であり、2つはLVDS (800のMHz)またはCMOS (250のMHz)のレベルとして選択可能です。
各出力に32まであらゆる整数境界にとばされるか、または置かれるかもしれないプログラム可能なディバイダーがあります。別のクロック出力に関連する1クロック出力の段階は大まかなタイミングの調節として役立つディバイダー段階選り抜き機能によって変わるかもしれません。
LVDS/CMOSの1つは遅れの10 nsまで特徴をフル・スケールの範囲が付いているプログラム可能な遅延要素出力します。この微調整の遅れのブロックに各々のフル・スケールの設定のために選ぶため32の可能な遅れを与える5ビット決断があります。
AD9511は最高のコンバーターの性能が符号化するsubpicosecondのジッターが付いている信号を実現されるデータ変換装置の時間を記録する塗布に理想的に適します。AD9511は48鉛LFCSPで利用でき、単一の3.3ボルトの供給から作動することができます。
延長電圧範囲を要求する外的なVCOは5.5 V.にチャージ ポンプの供給(VCP)を接続することによって収容することができます。温度較差は−40°Cへ+85°C.です。
温度較差– 40°Cへの+85°C