

Add to Cart
単一チップ16/32ビット マイクロ制御回路;10ビットADCおよびDACが付いている32/64/128/256/512のkb ISP/IAPのフラッシュ
概説
LPC2131/2132/2134/2136/2138マイクロ制御回路は実時間模範化の32/16ビットARM7TDMI-S CPUに基づき、その埋め込まれた跡サポートは埋め込まれた高速フラッシュ・メモリの32 kbとマイクロ制御回路を、64 kb、128 kb、256 kbおよび512 kb結合します。128ビット広い記憶インターフェイスおよび独特な加速装置の建築は32ビット コード実行クロック レートを最高で可能にします。重大なコード サイズの適用のために、代わりとなる16ビットの親指モードはコードをによって最低の性能の罰との30%以上減らします。
小さいサイズおよび低い電力の消費が原因で、これらのマイクロ制御回路は小型化が主条件のアクセス管理および店頭のような適用にとって理想的です。8/16/32 kbのシリアル通信インターフェイスそしてオン破片SRAMの選択の広い範囲によって、それらはコミュニケーション出入口およびプロトコル・コンバータの柔らかい変復調装置、音声認識および低価格のイメージ投射に非常によく適しま、大きいバッファ・サイズおよび最高処理パワーを両方提供します。さまざまな32ビット タイマー、単一か二重10ビット8チャネルADC、10ビットDAC、9までのPWMチャネルおよび47のGPIOラインは研ぎますまたは水平で敏感な外部割込み機構ピンはこれらのマイクロ制御回路を産業制御および医学システムのために特に適したようにします。
主要特点
小さいLQFP64パッケージの■ 16/32ビットARM7TDMI-Sマイクロ制御回路。
■オン破片の静的なRAMの8/16/32 kbおよびオン破片のフラッシュ プログラム記憶の32/64/128/256/512 kb。128ビット広いインターフェイス/加速装置は高速を60のMHz操作可能にします。
オン破片のブート・ローダ ソフトウェアによって(ISP/IAP)プログラムする■の内部System/In適用。1人の氏の256バイトの400氏そしてプログラミングの単一の抜け目がないセクターか完全な破片の消去。
■ EmbeddedICE RTおよび埋め込まれた跡インターフェイスは指示実行のオン破片のRealMonitorソフトウェアそして高速トレーシングとの実時間ダバッギングを提供します。
■ 1 (LPC2131/32)または2 (LPC2134/36/38) 8つのチャネル10ビットA/Dコンバーターはチャネルごとの2.44のµs低い転換の時間を16までのアナログ入力の合計に、与えます。
■単一10ビットD/Aコンバーターは可変的なアナログ出力(LPC2132/34/36/38)を提供します。
■ 2の32ビット タイマー/外部事象のカウンター(4捕獲とおよび4チャネルをそれぞれ比較して下さい)、PWMの単位(6出力)および番犬。
■の低い電力の実時間時計独立した力のそして32のkHzの捧げられるクロックの入力。
2つのUARTs (16C550)、2速いI2Cバス(400のkbit/s)を含む■の多数のシリアル・インタフェース、緩衝および可変的なデータ長の機能のSPIおよびSSP。
構成可能優先順位およびベクトル住所の■の方向を変えられた割り込みコントローラ。
小さいLQFP64パッケージの47の5つのVの耐久性がある一般目的入力/出力ピンまでの■。
9端またはレベルの利用できる敏感な外部割込み機構ピンまでの■。
■ 60のMHz 100つのµsの演算時間のプログラム可能なオン破片PLLから利用できる最高CPUの時計。
■のオン破片によって統合される発振器は1つのMHzから30のMHzの範囲の外的な水晶と外的な発振器によって50までのMHz作動します。
■の節電モードは空転がおよびパワー含まれています。
付加的な力の最適化のために縮小している■の個人は周辺機能、また周辺時計の有効または無効になります。
外部割込み機構かBODによってパワー モードから目覚し■プロセッサ。
■のPORおよびBOD回路が付いている単一の電源の破片:
3.0ボルトから5つのV耐久性がある入力/出力のパッドとの3.6ボルト(3.3ボルトの± 10%)の◆ CPUの操作電圧範囲。
ブロック ダイヤグラム
ピンで止めること
限界値
絶対最高評価システム(IEC 60134)に従って。[1]
記号変数は最低の最高の単位を調節します |
VDDの供給電圧、中心および外的な柵−0.5 +3.6 V |
VDDAのアナログ3.3 Vのパッドの供給電圧−0.5 4.6 V |
VバットRTC電源電圧−0.5 4.6 V |
VREF A/Dのコンバーターの参照の電圧−0.5 4.6 V |
V A/DのIAのアナログ入力の電圧はピン−0.5 5.1 Vを関連付けました |
VIのDC入力の電圧は、5ボルト耐久性がある入力/出力[2] [3ピンで止めます] −0.5 6.0 V |
VIのDC入力の電圧は、他の入力/出力[2] −0.5 VをDD +ピンで止めます 0.5の[4つの]ボルト |
I供給ピンごとのDD DCの供給の流れ- 100 [5] mA |
I地上ピンごとのSS DCの地上の流れ- 100 [5] mA |
Tのstgの保管温度の[6] −40 125 °C |
パッケージ- 1.5 Wに基づくPの幼児(パック)の全体の電力損失 熱伝達、ない 装置力 消費 |
[1]次は限界値に適用します:
a)限界値の下にリストされているそれらの上の圧力は装置への永久的な損害を与えるかもしれません。これは評価するただ圧力であり、これらの装置またはセクション8"静特性」およびセクション9"で記述されているそれら以外の条件の機能操作はこの指定の動特性」意味されません。
b)このプロダクトはとりわけ余分な静電気の有害な効果からの内蔵デバイスの保護のために設計されている回路部品を含んでいます。それにもかかわらず評価される最高より大きい適用を避けるために慣習的な注意が取られることが、提案されます。
c)変数は実用温度範囲に他に特に規定がなければ有効です。すべての電圧はVSSに関して通知がなければあります。
[2] 3州のモードの出力の電圧を含んで。
[3] VDDの供給電圧がある時だけ有効。
[4] 4.6 V.を超過しないため。
[5]ピーク電流はに対応する最高の流れ25倍の限られます。
[パッケージのタイプの6の]扶養家族。
パッケージの輪郭
LQFP64:プラスチック控えめなクォードの平らなパッケージ;64の鉛;ボディ10 x 10 x 1.4 mm SOT314-2
イチジク5.のパッケージの輪郭SOT314-2 (LQFP64)。