

Add to Cart
16チャネル、1 MSPSの28鉛TSSOPの順序子が付いている12ビットADC
特徴
速い効率率:1 MSPS
2.7ボルトから5.25ボルトのVDDのために指定される
低い電力の最高で効率率
3つのVの供給が付いている870 kSPSの5.4 MWの最高
5つのVの供給との1 MSPSの12.5 MWの最高
順序子が付いている16の(片端接地の)入力
広い入力帯域幅
頻度50のkHzのの69.5 dB SNR入力
適用範囲が広い力/連続クロック速度管理
パイプラインの遅れ無し
高速シリアル・インタフェース、互換性があるSPI/QSPI™/MICROWIRE™/DSP
完全な操業停止モード:0.5のµAの最高
28鉛TSSOPおよび32鉛LFCSPのパッケージ
機能ブロック ダイヤグラム
概説
AD7490は、低い電力高速、12ビット16チャネル、逐次比較ADCです。部品は単一の2.7 Vから5.25ボルトのから電源作動し、1 MSPSまで効率率を特色にします。部品は1つのMHz以上入力頻度を扱うことができる低雑音、広い帯域幅のトラックおよび把握アンプを含んでいます。
変換プロセスおよびデータ収集はCSおよび連続刻時信号を使用して管理されて、容易にマイクロプロセッサかDSPsとインターフェイスするように装置がします。入力信号はCSの落ちる端で見本抽出され、転換はまたこの時点で始められます。部品と関連付けられるパイプラインの遅れがありません。
AD7490は高い効率率で非常に低い電力の消滅を達成するのに高度のデザイン・テクニックを使用します。最高の効率率のために、AD7490は3つのVの供給とのちょうど1.8 mA、および5つのVの供給との2.5 mAを消費します。
制御レジスタの関連したビットの配置によって、部品のためのアナログ入力の範囲は0入るVにREFINまたは0 Vから2まっすぐなバイナリまたは2つの補足物の出力コーディングの× REFINのであるために入力、選ぶことができます。AD7490はチャネルの前処理プログラムを作成された選択が次々に変えられるようにチャネルの順序子が付いている16の片端接地のアナログ入力を特色にします。転換の時間はSCLKの頻度転換を制御するのにこれがまた主刻時機構として使用されているので定められます。
AD7490は32鉛LFCSPおよび28鉛TSSOPのパッケージで利用できます。
プロダクト ハイライト
1. AD7490は1までMSPSの効率率を提供します。最高で3つのVの供給、AD7490との効率
力のちょうど5.4 MWを散らします。
2. AD7490が通り、変えるチャネルの順序は選ぶことができます。
3. AD7490は単一の2.7 Vから5.25ボルトの供給から作動します。VDRIVE機能はシリアル・インタフェースを可能にします
直接VDDの3ボルトか5つのVのプロセッサ システムの独立者に接続するため。
4. 換算値は連続時計によって定められ、減る転換の時間を認めます
連続クロック速度の増加。部品はまた出力効率を最大にするためにさまざまな操業停止モードを特色にします
より低い効率率。パワー消費量は0.5のµA、最高、時完全な操業停止でです。
5. 部品は見本抽出瞬間の正確な制御を用いる標準的な逐次比較ADCをを経て特色にします
CSは転換制御を離れて一度入り。
通知がなければ絶対最高評価TA = 25°C。
変数評価 |
VDDへのGND −0.3 Vから+7 V V VへのGND −0.3 VへのドライブDD + 0.3ボルト VへのGND −0.3 Vへのアナログ入力の電圧DD + 0.3ボルト GND −0.3 Vから+7への電圧式デジタル入力機構V VへのGND −0.3 Vへのデジタル出力の電圧DD + 0.3ボルト VへのGND −0.3 VへのREFDD + 0.3ボルト あらゆるPinへの入力電流はを除く1 ±10 mAを供給します 実用温度範囲 +85°Cへの商業(B版) −40°C 保管温度の範囲−65°Cへの+150°C 接合部温度150°C LFCSPのTSSOPのパッケージ、電力損失450 MW θJAの熱インピーダンス108.2°C/W (LFCSP) 97.9°C/W (TSSOP) θJCの熱インピーダンス32.71°C/W (LFCSP) 14°C/W (TSSOP) はんだ付けする鉛の温度 蒸気段階(60秒) 215°C 赤外線(15秒) 220°C ESD 1つのkV |
100までmAの1過渡電流によりSCRの掛け金を引き起こしません。
絶対最高評価の下にリストされているそれらの上の圧力は装置への永久的な損害を与えるかもしれません。これは評価するただ圧力です;これらの装置またはこの指定の操作上セクションで示されるそれらの上の他のどの条件のも機能操作は意味されません。長期の絶対最高評価の条件への露出は装置信頼性に影響を与えるかもしれません。
PIN構成および機能記述
Pin機能記述
Pinいいえ。 TSSOP LFCSPの簡略記憶記号の記述 |
選り抜き20 18 CSの破片。活動的で低い論理の入力。この入力は二重を提供します のそしてまた転換のAD7490開始の機能 シリアル データの移動を組み立てます。 AD7490のための基準入力の23 21 REF。外部参照はなります この入力に適用されて下さい。外面のための電圧範囲 参照は指定性能のための2.5ボルトの± 1%です。 22の20ボルトDDの電源の入力。AD7490のためのVDDの範囲はからあります 2.7 5.25 V.へのV。0 Vから範囲の2つの× REFのために、VDDはべきです 4.75ボルトから5.25 V.にあって下さい。 14、21、24 12、19の22 AGNDのアナログの地面。のすべての回路部品のための地上の基準点 AD7490.すべてのアナログ/デジタル入力の信号および外面 基準信号はこのAGNDの電圧参照されるべきです。 すべてのAGNDピンは一緒に接続されるべきです。 13から5、11から9、VIN15のアナログ入力0を通るアナログ入力15へのVIN0。片端接地16 3から1、7から2の破片に多重型になるアナログ入力チャネル 28から25 31から26のトラックおよび把握。変えられるべきアナログ入力チャネルはあります 住所ビットADD3使用によってによってADD0のの選ばれる24 制御レジスタ。と共の住所ビット、 SEQビットを、あるようにします順序の記録が尾行すれば プログラムされる。すべての入力チャネルのための入力範囲はできます 選ばれるように0ボルトにREFINまたは0ボルトから2 ×にREFIN伸ばして下さい 範囲によって制御レジスタでかみました。未使用の入力 チャネルはAGNDに騒音を避けるために接続されるべきです 積み込み。 19 17 DINデータ。論理の入力。制御レジスタに書かれているべきデータ AD7490のこの入力で提供され、に時間を記録されます SCLKの落ちる端の記録(制御を見て下さい セクションを登録して下さい)。 15 13 DOUTデータ。論理の出力。からの転換の結果 AD7490はこの出力でシリアル データが流れると同時に提供されます。 ビットはSCLKの落ちる端で時間を記録されます 入力。データ・ストリームは4つの住所ビットから成っています どのチャネルが転換の結果によってが対応するか示します に、ある転換データの12ビットによって続かれて、 MSBによって最初に提供される。出力コーディングはように選ぶことができます コーディングによるまっすぐなバイナリか2補足物はかみました 制御レジスタ。 16 14 SCLKの連続時計。論理の入力。SCLKは連続時計をに提供します 部品からのアクセス データ。このクロックの入力はまた使用されます の変換プロセスのための時計の源として AD7490. 17の15ボルトドライブ論理の電源の入力。このピンで供給される電圧 どんな電圧でかのシリアル・インタフェース定まります AD7490は作動します。 N/A EPのEPADによって露出されるパッド。connect GND --にパッドをさらしました。 |