
Add to Cart
TMS5700432BPZQQ1R TMS5700432BPZQQ1のマイクロ制御回路IC集積回路
より多くの在庫
LP590718QDQNRQ1 | TLV62569PDDCR | CSD87352Q5D | TPS562208DDCR |
SN75HVD3082EDR | TCAN337DCNT | CDCM6208V2RGZR | TL331IDBVRQ1 |
LM5085QMY/NOPB | TPS7A1309PYCKR | TPS62160QDSGTQ1 | AD8271BRMZ-RL |
SN74CBTLV3257RGYR | DRV5013BCQDBZT | TPS562202DRLR | AD829ARZ-REEL7 |
SN6501DBVR | TPS25833QWRHBTQ1 | TPS62130RGT | LT6220CS5#TRPBF |
TPS25821DSSR | TLV2171IDR | TPS563208DDCR | AD706JRZ-REEL |
SN74LVC1G97DCKT | TPS560430YDBVR | AMC6821SDBQ | AD8331ARQZ-R7 |
LM324N | TCA6416ARTWR | TPS7A2128PYWDJ | ADG772BCPZ-REEL7 |
TPS54478RTET | BQ7693002DBT | DRV8212DRLR | AD8674ARZ-REEL |
UCC27201ADRCT | LP873220RHDTQ1 | SN74CBTLV3125PWR | AD5165BUJZ100-R7 |
TPS53647RTAT | TPS2051BDGN | TPS3808G01DRVR | AD8642ARMZ |
TMS5700432BPZQQ1R | SN3257QPWRQ1 | SN3257QPWRQ1 | AD8370AREZ-RL7 |
TPS259270DRCT | LM339DR | AMC7812SPAPR | AD8237ARMZ-RL |
CSD18541F5T | TPS61099YFFR | TPS62130RGTT | AD822ARMZ-REEL |
SN65HVD1782QDRQ1 | TCAN337DCNT | DCR010505P | AD8310ARMZ-REEL7 |
TLV61046ADBVT | TLV320DAC3100IRHBR | 74AVC4T774RSVR-NT | AD8671ARZ-REEL7 |
TPS62135RGXT | CDCLVD1204RGTT | TPS562208DDCR | AD8626ARZ-REEL7 |
HD3SS460IRHRT | LP2992AILD-3.3/NOPB | TPS54061QDRBTQ1 | TPS259230DRCT |
TLV62569PDDCR | TPS561201DDCT | OPA1655DR | LM2902QPWRG4Q1 |
TLV62568DRLR | TPS60150DRVR | SN74HCS373QPWRQ1 | LM431CCM3/NOPB |
LP873220RHDTQ1 | INA216A1YFFR | SN74HCS541QPWRQ1 | LM5164QDDATQ1 |
1.1特徴
•高性能自動車等級
安全重大な適用のためのマイクロ制御回路
– Lockstepで動く二重CPU
–フラッシュおよびRAMインターフェイスのECC
– CPUおよびオン破片のラムのための作り付け自己テスト
–間違いPinの間違いシグナリング モジュール
–電圧および時計の監視
•ARM® Cortex®
- R4 32ビットRISC CPU
– 8段階のパイプラインとの有効な1.66 DMIPS/MHz
– 8地域の記憶保護の単位(MPU)
–第三者サポートとのオープン・アーキテクチャ
•作動条件
– 80 MHzシステム クロック
–供給電圧の芯を取りなさい(VCC):1.2-V体言
–入力/出力の供給電圧(VCCIO):3.3-V体言
– ADCの供給電圧(VCCAD):3.3-V体言
•統合された記憶
– ECCのプログラム フラッシュの384KBまで…
– ECCのRAMの32KB
–競争されたEEPROMのためのフラッシュの16KBとの
ECC
•Hercules™の共通のプラットホームの建築
–家族を渡る一貫したメモリ マップ
–実時間割り込み(RTI)タイマー(OSのタイマー)
– 96チャネルの方向を変えられた割り込みモジュール(VIM)
– 2チャネルの循環重複のレジ係(CRC)
•Frequency-Modulated Phase-Lockedループ
(FMPLL)作り付けのスリップの探知器と
•IEEE 1149.1 JTAGの境界スキャンおよび腕
CoreSight™の部品
•高度JTAGの保証モジュール(AJSM)
•多数の通信用インタフェース
– 2つの缶のコントローラー(DCANs)
– DCAN1 -同等の保護の32のポスト
– DCAN2 -同等の保護の16のポスト
–迎合的議定書版2.0Bを缶詰にするため
– Multibufferedの連続周辺機器インターフェイス
(MibSPI)モジュール
–同等の保護の128ワード
– 2つの標準の連続周辺機器インターフェイス(SPI)
モジュール
–ローカル結合のUART (SCI)インターフェイス
ネットワーク(林2.1)インターフェイス サポート
•次世代の上限のタイマー(N2HET)モジュール
– 19までのプログラム可能なピン
–同等の128単語の指示のRAM
保護
–ハードウェア角度の発電機を含んでいる
–熱心な上限のタイマーの転送ユニット(HTU)
MPUを使って
•高められた求積法のエンコーダーの脈拍(eQEP)
モジュール
–モーター位置のエンコーダー インターフェイス
•12ビットMultibufferedのアナログ・ディジタル変換器
(ADC)モジュール
– 16のチャネル
–同等の保護の64の結果の緩衝
•45まで一般目的入出力(GPIO)
ピン
– 8つの専用されていた割り込み可能なGPIOピン
•パッケージ
– 100 PinクォードFlatpack (PZ) [緑]
1.2適用
•ブレーキ システム(ABSおよびESC)•電力のステアリング(EPS)•電気ポンプ制御•電池管理システム•活動的な運転者の援助システム•大気および宇宙空間および航空電子工学•鉄道コミュニケーション•オフロード車
1.3記述
TMS570LS0432/0332装置は安全システムのための高性能自動車等級のマイクロ制御回路である。安全建築はフラッシュおよびデータ両方SRAMのlockstep、CPUおよび記憶BIST論理、ECC、周辺記憶の同等、および周辺I/Osのループバックの機能に二重CPUを含める。
TMS570LS0432/0332装置は腕の皮質R4 CPUを統合する。CPUは有効な1.66DMIPS/MHzを提供し、80までのMHzを動かすことができる132までDMIPSを提供する構成がある。装置は大きいendian (BE32)フォーマットを支える。
TMS570LS0432/0332装置に統合されたフラッシュの384KBおよび256KB (それぞれ)およびデータRAMの32KBがある。フラッシュにおよびRAMに両方シングル・ビットのエラー修正およびdouble-bitエラー検出がある。この装置のフラッシュ・メモリは64ビット全体のデータ・バス インターフェイスと実行される不揮発性、電気で消去可能で、およびプログラム可能な記憶である。フラッシュはすべての読書、プログラムおよび消去操作のための3.3-V供給の入力(入力/出力の供給と同じレベル)で作動する。パイプライン モードで、フラッシュは80のMHzのシステム クロックの頻度と作動する時。SRAMは支えられた周波数範囲中のバイト、半語、単語およびダブルワード モードでライト・アクセスを読み、単一周期を支える。
TMS570LS0432/0332装置は19台までの入力/出力ターミナルおよび100ピン パッケージの16の入力を支える12ビット アナログ・ディジタル変換器(ADC)が付いている次世代の上限のタイマー(N2HET)のタイミングのコプロセッサを含む実時間制御ベースの適用のためのペリフェラルを、特色にする。N2HETは実時間利用に洗練されたタイミング機能を提供する高度の理性的なタイマーである。タイマーは、専門にされたタイマーのmicromachineおよび付けられた入力/出力の港が付いている小さい命令セットを使用して、ソフトウェア制御である。N2HETは脈拍幅調整された出力に使用するか、入力、かGPIOを捕獲するか、または比較できる。
N2HETは複雑で、正確な時間の脈拍の多数センサー情報およびドライブ アクチュエーターを要求する適用のために特にうってつけである。上限のタイマーの転送ユニット(HTU)は主記憶操置に/からN2HETデータを移すためにDMAタイプ トランザクションを行うことができる。記憶保護の単位(MPU)はHTUに造られる。
線形か回転式増加エンコーダーが付いている直接インターフェイスのために高められた求積法のエンコーダーの脈拍(eQEP)モジュールが高性能動きおよび位置制御システムで使用されるように回転機械から位置、方向および速度情報を手に入れるのに使用されている。装置に同等保護された緩衝RAMの16のチャネルそして64ワードの12ビット決断MibADCがある。MibADCチャネルはそれぞれ変えることができたりまたは順次転換順序のためのソフトウェアによって分かれることができる。3つの別々のグループがある。各順序は連続的な転換モードのために誘発されるか、または形成されたとき一度変えることができる。より古い装置またはより速い転換の時間の両立性が望まれるときMibADCに使用のための10ビット モードがある。
装置は多数の通信用インタフェースを備えている:1 MibSPI、2 SPIs、1 UART/LIN、および2 DCANs。SPIは同じような転位記録のタイプ装置間の連続高速コミュニケーションの便利な方法を提供する。UART/LINはローカル結合の標準2.1を支え、UARTとして双方向通信モードで標準的な非ゼロ戻り(NRZ)フォーマットを使用して使用することができる。DCANは缶2.0を支える(AおよびB)プロトコル規格はおよび連続、1Mbpsまでの効率的に強いコミュニケーション率の分散リアルタイム制御を支えるmultimasterの通信プロトコルを使用する。DCANは信頼できるシリアル通信か多重型にされた配線を要求する騒々しく、粗い環境で作動する適用にとって理想的である(例えば、自動車および産業適用)。
Frequency-Modulated Phase-Lockedループ(FMPLL)クロック・モジュールが内部使用のためのより高い頻度への外的な頻度参照を増加するのに使用されている。FMPLLは全体的なクロック・モジュール(GCM)に5つの可能な時計の源の入力の1つを提供する。GCMは利用できる時計の源と装置時計の範囲の間で地図を描くことを管理する。
装置はまた可能にされたとき、ECLKピンの連続的で外的な時計を出力する時計のPrescaler外的な(ECP)モジュールを備えている。ECLKの頻度は周辺機器インターフェイスの時計(VCLK)の頻度のユーザー プログラム可能な比率である。この低頻度の出力は装置動作周波数の表示器として外的に監視することができる。