機能説明
CY7C1381D/CY7C1381F/CY7C1383D/CY7C1383Fは,SRAMを通過する3.3V,512K × 36および1M × 18の同期流量であり,最小限の粘着論理を持つ高速マイクロプロセッサとインタフェースを設計されている[1].時計の上昇から最大アクセス遅延は6です.5 ns (133 MHz バージョン). 2 ビットオンチップカウンタは,バーストの最初のアドレスをキャプチャし,バーストの残りのアクセスに自動的にアドレスをインクリメントする.
特徴
■133 MHz バス 操作に対応
■ 512 K × 36 と 1 M × 18 共通 I/O
■ 3.3 V のコア電源 (VDD)
■ 2.5Vまたは3.3VのI/O供給 (VDDQ)
■ 速やかなクロック・トゥ・アウトプット
◎ 6.5 ns (133 MHz バージョン)
■ 高性能の2-1-1-1 アクセスレート
■ インターリーブまたは線形バーストシーケンスをサポートするユーザ選択可能なバーストカウンタ
■ プロセッサとコントローラの別々のアドレスストロブ
■ シンクロン式自律書き込み
■ アシンクロン出力
■ CY7C1381D/CY7C1381F JEDEC標準で利用可能
Pb のない100ピン TQFP,Pb のない165ボール
FPBGA パッケージ CY7C1381F/CY7C1383F
Pb のない 119 ボール BGA パッケージ
■ IEEE 1149.1 JTAG対応の境界スキャン
■ ZZ睡眠モードのオプション