概要
この章では,主要な機能構成要素を含むマイクロプロセッサの特徴について概要を提供します.
主要 な 特徴
MCF528x と MCF521x のブロック図は,図 1-1 に示されています.主な特徴は以下の通りです.
• 静的バージョン 2 コールドファイア 変数長 RISC プロセッサ
静的操作
チップ上の32ビットアドレスとデータパス
プロセッサコアとバス周波数80MHzまで
〇 16つの汎用32ビットデータとアドレスレジスタ
ColdFire ISA_A は,ユーザースタックポインタレジスタをサポートする拡張機能と,改善されたビット処理のための4つの新しい命令を搭載している.
強化されたマルチプリー・アキュミュレート (EMAC) ユニット,4つの48ビット蓄積器で32ビット信号処理アルゴリズムをサポート
68Kのエミュレーションをサポートする違法な命令の解読
• システムデバッグサポート
ダイナミックな実行経路を決定するためのリアルタイム追跡
背景デバッグモード (BDM)
リアルタイムデバッグサポート, 1 つまたは 2 レベルトリガーに設定できるユーザー可視なハードウェアブレイクポイントレジスタ (PCとアドレスとオプションデータ)
• 芯片内 の 記憶
2Kバイトのキャッシュ,命令のみ,データのみ,または分割 I/Dキャッシュとして設定可能
CPU 内部のバスに 64Kbyte のダブルポート SRAM を搭載し,コアと非コアバスマスターがアクセスできる
(例えば,DMA,FEC) 待機電源サポート
2-1-1-1 アクセスをサポートする 512 Kbyte の Flash メモリ
(MCF5281とMCF5214では 256Kbytes,MCF5280ではフラッシュはありません)
この製品は,SSTからライセンスされたSuperFlash®技術を使用しています.
• エネルギー管理
完全静的操作,プロセッサ睡眠と全チップ停止モード
低電力睡眠モード (覚醒機能) の中断に非常に迅速な反応
使用していない時,各周辺機器の時計を有効/無効にする
• Fast Ethernet Controller (FEC) (MCF5214とMCF5216では利用できません)
10BaseT機能,半またはフルデュプレックス
100BaseT 機能,半または限られたスループットフルデュプレックス
オンチップでFIFOを送信し受信する
組み込み専用DMAコントローラ
メモリベースの柔軟な記述子リング
メディア独立インターフェース (MII) とトランシーバー (PHY)
• FlexCAN 2.0B モジュール
Freescale TouCAN モジュールの既存の機能をすべて含む
CAN プロトコル仕様のバージョン2.0Bの完全な実装
標準データとリモートフレーム (長さ最大109ビット)
拡張データとリモートフレーム (長さ最大127ビット)
0 バイトデータ長さ
プログラム可能なビットレート 1 Mbit/sec まで
メッセージバッファ (MB) の最大 16 個
受信 (Rx) や送信 (Tx) として設定できます
標準と拡張メッセージをサポートする
使わぬメッセージバッファ (MB) のスペースは,汎用RAMスペースとして使用できます.
聴きのみモード機能
コンテンツ関連アドレシング
読み書きセマフォールがない
プログラム可能な3つのマスクレジスタ
グローバル (MBs 0〜13)
特別に MB14
特別に MB15
プログラム可能な送信先のスキーム: 最低のIDまたは最低のバッファ番号
16 ビットのフリーランニングタイマーに基づいたタイムスタンプ
特定のメッセージで同期されるグローバルネットワーク時間
プログラム可能な I/O モード
仮面で遮断する
• 3つのユニバーサルアシンクロン/シンクロン受信機送信機 (UART)
時計生成のための16ビット分割器
制御論理を中断する
仮面で遮断する
DMAの支援
データの形式は,偶数,奇数,または偶数なしの 5,6,7 または 8 ビット
1/16 単位で最大 2 つのストップビット
誤り検知能力
モデムサポートには,2つのUARTのリクエスト・トゥ・送信 (URTS) とクリア・トゥ・送信 (UCTS) ラインが含まれます.
FIFOバッファを送信し受信する
• I2C モジュール
EEPROM,LCDコントローラ,A/Dコンバーター,キーボードのインターチップバスインターフェース
業界標準のI2Cバスと完全に互換性がある
マスターまたはスレーブモードは複数のマスターをサポートします
プログラム可能なレベルを持つ自動中断生成
• 連続型周辺インターフェース (QSPI)
完全デュプレックス,三線同期転送
✓最大4つのチップ選択が可能
マスターモードのみ
プログラム可能なマスタービットレート
〜16の事前にプログラムされた転送まで
• アナログからデジタル変換 (QADC)
8 つの直接または最大18 つのマルチプレックス アナログ入力チャンネル
10 ビット解像度 +/- 2 カウント精度
最低7μSの変換時間
内部サンプルと保持
プログラム可能な入力サンプルの時間
合計64のエントリを持つ2つの変換コマンドキュー
休止メカニズムを使用したサブキューが可能
2つのキューに利用可能なソフトウェアの中断
列のポインタは各列の現在の位置を示します.
自動的なキューモードは,以下によって開始されます.
ゲートドリガーと外縁トリガー
QADCモジュール内の周期/間隔タイマー [列1と2]
ソフトウェアのコマンド
単回スキャンまたは連続スキャン
3つの形式で読み取れる出力データ:
権利の正当化 未署名
署名は左側で正当化されています
│ │ │ │
使用されていないアナログチャンネルはデジタルI/Oとして使用できます
低ピン数設定が実装されている
• 4 つの 32 ビット DMA タイマー
◎ 80 MHz で 15 ns の解像度 MCF5214 と MCF5216 の 66 MHz
外部クロックオプションを含むクロック入力のためのプログラム可能なソース
プログラム可能なプレスカラー
入力ピンのプログラム可能なトリガーエッジで入力キャプチャ機能
出力ピンのプログラム可能なモードと出力比較
自動運転と再起動モード
入力キャプチャまたは参照比較でマスク可能な中断
入力キャプチャまたは参照比較でDMAトリガー機能
• 2つの4チャネル通用タイマー
計時器ごとに4つの16ビット入力キャプチャ/出力チャネルを比較する
16 ビットアーキテクチャ
プログラム可能なプレスカラー
微秒から秒まで変化するパルス幅
単一の16ビットパルス蓄電器
内部フラッシュメモリや 8, 16,または 32 ビット幅の外部メモリから起動する機能 (続き...)
