8 Mbit 4Kbの均一セクターW25Q80DVSSIG連続フラッシュ・メモリ

W25Q80DVSSIG抜け目がないspiFlashの8Mビット、4Kb均一セクター

1.GENERAL記述

W25Q80DV/DL （8Mビット）の連続フラッシュ・メモリは限られたスペース、ピンおよび力をシステムに貯蔵の解決に与える。25Qシリーズは通常の連続抜け目がない装置をはるかに越えて柔軟性そして性能を提供する。それらはRAMに尾行するコードにとって理想的であり二重/クォードSPI （XIP）のandstoring声からのコード直接、テキストおよびデータを実行する。W25Q80DVは3.6Vに単一2.7Vおよび低の消費電流が付いている3.6Vpower供給にパワーのための1μ A単一2.3VのW25Q80DLのoperatedsで作動する。
W25Q80DV/DLarrayは256バイトの4,096のプログラム可能なページそれぞれに組織される。256バイトまで一度にプログラムすることができる。ページは16の消されたingroups （4KBセクターの消去）、128のグループ（32KBブロックの消去）、256のグループ（64KBブロックの消去）または全体の破片（破片の消去）のどちらである場合もある。それぞれW25Q80DV/DLhas 256の消去可能なセクターおよび16の消去可能なブロック。小さい4KBセクターはデータおよび変数貯蔵を要求する適用のより大きい柔軟性を可能にする。
W25Q80DVは標準的な連続周辺機器インターフェイス（SPI）、および高性能を二重/クォードの出力支えたり、また入力/出力SPI二倍になったり/クォード:連続時計は、選り抜き、シリアル データI/O0 （ディディミアム）、I/O1 （）、I/O2 （/WP）、およびI/O3 （/HOLD）を欠く。104MHzまでののSPIのクロック周波数は速い読書を使用するとき支えられ208MHz （二重入力/出力およびの同等のクロック レートを416MHz （クォード入力/出力のための104MHz X 4）は入力/出力の指示のための104MHz x 2）二倍になったり/クォード許可する。これらの移動率は標準的な非同期8および16ビットの平行フラッシュ・メモリに優ることができる。把握ピン、書込禁止ピンおよびプログラム可能保護を、上と、底書くまたは補足物の配列制御は、それ以上の制御柔軟性を提供する。さらに、装置はJEDECの64ビットの独特な通し番号の標準的な製造業者および装置識別を支える。

2.FEATURES
SpiFlashの記憶の系列
– W25Q80DV/DL:プログラム可能なページ標準的なSPIごとの8M bit/1Mバイト（1,048,576） – 256バイト:CLK、/CSのディディミアムは、/WP、/HOLD二重SPIする:CLK、/CS、IO0、IO1、/WP、/Hold –クォードSPI:CLK、/CS、IO0、IO1、IO2、IO3ユニフォーム4KBのセクター、32KB及び64KBブロック
高性能の連続フラッシュ
– W25Q80DV104MHzは二重/クォードSPI clocks208/416MHzの等量SPI50MB/Sの計量値の移動率W25Q80DL80MHz二重/クォードSPI clocks160/320MHzの等量二倍になったり/クォードSPI40MB/Sのcontinuousdataの移動率二倍になったり/クォード
ソフトウェアおよびハードウェアは保護書保護する/WPのピン トップか最下の配列の保護の記憶可能に/ディスエイブルの保護すべてか部分を書く
4KBセクター ユニフォームのセクターとの適用範囲が広い建築/ブロックの消去（4/32/64 Kバイト）周期を書くために–消去/プログラム中断するために及び概要より多くのより100,000は/消す

低い電力、広い温度較差
– W25Q80DV:3.6V供給W25Q80DLへの単一の2.7:単一2.3to 3.6Vは<1> 拡張セキュリティ及び同一証明の特徴を供給する
–ソフトウェアおよびハードウェアはトップ/最下、4KB補足物の配列の保護力の供給のロック式および各々のOTPのロック揮発及び不揮発性状態の記録ビットが付いている装置検出可能変数（SFDP）記録3X256バイトの保証記録のためのOTP保護64ビット保護するために-独特なID書く

3.PACKAGEタイプおよびPIN構成

4.Pin構成PDIP 300-ミル

5.Ball構成WLCSP

選り抜き6.4 .1Chipは（/CS） SPIの破片選り抜き（/CS）ピン装置操作を可能にし、不具にする。高い/CSisが装置および選択解除されるときシリアル データの出力（、またはIO0、IO1、IO2、IO3しなさい）ピンは高いインピーダンスにある。選択解除されたとき、装置パワー消費量はスタンバイのレベルに内部消去、プログラムがまたは状態の記録周期を書くために進行中でなければある。/CSisが低く装置を選ばれる持って来たときに、パワー消費量はアクティブ レベルに増加し、指示はに書き、データは装置から読む。パワーアップの後、新しい指示が受け入れられる前に最高からの低速への/CSmustの転移。/CSの入力はパワーアップで「パワーアップ タイミングおよびWrite境界」および図45を禁じることを） VCC供給のレベルを追跡しなければならない（見なさい。これを達成するのにもし必要なら、/CSのプルアップの抵抗者が使用することができる。
4.2Serialデータ入力、出力およびIOs （ディディミアム、およびIO0、IO1、IO2、IO3する） TheW25Q80DV/DLsupport標準的なSPI、二重SPIおよびクォードSPI操作は。標準的なSPIの指示は連続的に連続時計（CLK）の入力ピンの上昇端で装置に指示、住所またはデータを書くのに単方向ディディミアム（入力）ピンを使用する。標準的なSPIはまた単方向をする（出力）連続的に指示、住所またはデータを装置にCLKの上昇端で書き、CLKの落ちる端で装置からのデータか状態を読むのに二方向IOピンを使用するようにCLK.DualおよびクォードSPIの指示の落ちる端で装置からのデータか状態を読むために使用する。クォードSPIの指示は不揮発性クォードを置かれることを可能にする状態Register2のビット（QE）が要求する。QE=1の/WPピンがなるときIO2および/HOLDピンはIO3になる。
4.3状態の記録が書かれていることを防ぐのに書込禁止（/WP）が書込禁止（/WP）ピン使用することができる。状態の記録のブロックと共に使用されて（CMP、SEC、TB、BP2、BP1およびBP0）ビットを保護すれば状態の記録は（SRP0）ビット、4KBsectorとして小さい部分を保護するまたは全体の記憶配列は保護されるハードウェアである場合もある。/WPピンは活動的な低い。状態の記録2のQEビットがクォード入力/出力のために置かれるとき、/WPピン機能はIO2のためにこのピン以来利用できない使用される。
積極的に選ばれる間、4.4HOLD （/HOLD）は/HOLDピン装置が休止するようにする。/HOLDが低く持って来られる場合、低い/CSisはするがピンは高いインピーダンスにあり、ディディミアムおよびCLKピンの信号は無視される（気遣ってはいけない）。/HOLDが高い持って来られるとき、装置操作は再開できる。多数装置が同じSPI信号を共有しているとき/HOLDfunction有用である場合もある。/HOLDピンは活動的な低い。状態の記録2のQEビットがクォード入力/出力のために置かれるとき、/HOLDピン機能はIO3のためにこのピン以来利用できない使用される。クォード入力/出力操作のピン構成については図1aおよび1bを見なさい
4.5Serial時計（CLK）は連続入出力操作にSPIの連続クロックの入力（CLK）ピン タイミングを提供する。

7.Whyは私達を選ぶか。

新しい100%および利点の価格のoriginao
高性能
速い配達
専門のチーム サービス
10年は電子部品を経験する
電子部品の代理店
利点の記号論理学の割引
優秀な売り上げ後のサービス