Add to Cart
| プロダクト技術仕様 | |
| EU RoHS | 迎合的 |
| ECCN （米国） | 3A991 |
| 部分の状態 | NRND |
| HTS | 8542.39.00.01 |
| 自動車 | いいえ |
| PPAP | いいえ |
| 姓 | サイクロンの庐III |
| 加工技術 | 65nm |
| ユーザーI/Os | 531 |
| 入力/出力銀行の数 | 8 |
| 作動の供給電圧（v） | 1.2 |
| 論理素子 | 119088 |
| 乗数の数 | 288 （18x18） |
| プログラム記憶タイプ | SRAM |
| 埋め込まれた記憶（Kbit） | 3888 |
| ブロックのRAMの総数 | 432 |
| IPの中心 | Viterbiの編集者、低速/雑種の連続デコーダーの|V1 ColdFire|SpeedViewは可能にしたJPEGのエンコーダー（SVE-JPEG-E）を|10ギガビットのイーサネットMAC|32/64ビットPCI-Xバス マスター/ターゲット インターフェイスの中心、66/100/133Mhz |
| 提供者の名前 | Altera/Freescale/CAST、株式会社/MorethanIP/PLDA |
| 装置論理の単位 | 119088 |
| 全体的な時計の数 | 20 |
| DLLs/PLLsの装置番号 | 4 |
| プログラム可能性 | いいえ |
| Reprogrammabilityサポート | いいえ |
| コピー プロテクト | はい |
| Opr。頻度（MHz） | 437.5 |
| 内部システム プログラム可能性 | いいえ |
| 速度の等級 | 7 |
| 差動入力/出力の標準 | LVPECL|LVDS|HSTL-18|HSTL-15|HSTL-12|SSTL-2|SSTL-18|RSDS |
| 片端接地入力/出力の標準 | LVTTL|LVCMOS|PCI|PCI-X|SSTL|HSTL |
| 外的な記憶インターフェイス | DDR2 SDRAM|QDRII+SRAM |
| 最低の作動の供給電圧（v） | 1.15 |
| 最高の作動の供給電圧（v） | 1.25 |
| 入力/出力の電圧（v） | 1.2|1.5|1.8|2.5|3.3 |
| 最低の実用温度（°C） | -40 |
| 最高使用可能温度（°C） | 100 |
| 製造者の温度の等級 | 産業 |
| 商号 | サイクロン |
| 土台 | 表面の台紙 |
| パッケージの高さ | 1.75 |
| パッケージの幅 | 29 |
| パッケージの長さ | 29 |
| PCBは変わった | 780 |
| 標準パッケージの名前 | BGA |
| 製造者のパッケージ | FBGA |
| ピン・カウント | 780 |
| 鉛の形 | 球 |
