
Add to Cart
2.0mmはDDR3、DDR4のLPDDR5ソケット インターポーザーPCBsの4-2-4層積み重なる
DDR4設計のためのPCBのレイアウトは注意深い計画があなたのハードウェアからほとんどを抜き出すように要求する。それらはまた今日の必要メモリの厳密な要求に応じなければならない。複数の要因は、重大な関係およびスペース割当てを含んで、デザイナーが巧妙な実施のための設計指定をおよび誘導の地勢学満たさなければならないように、最初の設計段階を支配する。
サーキット ボードは効果的にデータを管理する旅程およびPCBの最良の方法に続かなければならない。放射された放出および感受性を含む複数の問題でそうしないことを起因できる。また低いビット誤り率を維持するために1.6そして3.2 Gbps、大規模なファン出口および高い端率間のデータ範囲のための適切な技術を用いるべきである。適切なデザイン・テクニックの欠乏は信号の保全性を妥協し、混線を余分なジッターに終ってもたらす場合がある。
2 . 指定:
名前 | 2.0mm DDR3のDDR4インターポーザーPCBs |
層の数 | 4-2-4層 |
質等級 | IPC 6012のクラス2のIPC 6012のクラス3 |
材料 | 無鉛材料 |
厚さ | 2.0mm |
最低トラック/間隔 | 3/3mil |
最低の穴のサイズ | 0.075mmレーザーの訓練 |
はんだのマスク | 緑 |
シルクスクリーン | 白い |
表面の終わり | 液浸の金 |
終了する銅 | 1OZ |
調達期間 | 28-35日 |
速い回転サービス | はい |
1 . 記述:
DDR4実施のために必要とされるPCBのレイアウトの変更は何であるか。
DDR4か二重データ転送速度4は2つの明瞭なモジュールのタイプ入って来。So-DIMMか小さい輪郭のラップトップのような携帯用計算装置で使用中である二重インライン記憶モジュール(260ピン)。他のモジュールのタイプは卓上およびサーバーのような装置で使用中である二重インライン記憶モジュール(288ピン)またはDIMMである。
従って、建築の最初の変更は、当然、ピン・カウントが原因である。前の繰り返し(DDR3)はDIMMのために240ピンおよびSo-DIMMのために204ピンを使用する。前に述べられて、DDR4 DIMMの適用のために288ピンを使用する一方。ピンまたは接触の増加によって、DDR4は出力効率のより高いDIMM容量、高められたデータ保全、より速いダウンロードの速度および増加を提供する。
性能のこの全面的な改善に伴うことはまたよりよい可能にする曲げられた設計である(底は取付けの間に)、より安全な付属品およびそれを安定性および強さを改善する。また、DDR4は性能の50%の増加を提供し、3,200までMTs (毎秒にメガ移動)達成できることを確認するベンチチェックがある。
なお、それはより少ない力の使用にもかかわらず性能のこれらの増加を達成する;前任者の1.35ボルトの条件への1.5の代りの1.2ボルト(DIMMごとに)。これらの変更すべてはPCBデザイナーがDDR4の実施のための彼らの設計アプローチを再査定しなければならないことを意味する。