限られるTopmatchの電子工学(蘇州) Co。

Do best to meet your technical in PCBs

Manufacturer from China
正会員
5 年
ホーム / 製品 / テストPCBの焼跡 /

集積回路のHtolの胸当てPCBのための板設計の信頼性のテストの焼跡

企業との接触
限られるTopmatchの電子工学(蘇州) Co。
シティ:suzhou
省/州:jiangsu
国/地域:china
連絡窓口:MrJerry He
企業との接触

集積回路のHtolの胸当てPCBのための板設計の信頼性のテストの焼跡

最新の価格を尋ねる
型式番号 :胸当ておよびテスト ボード
原産地 :蘇州中国
最低順序量 :交渉
支払の言葉 :T/T
供給の能力 :1ヶ月あたりの10000unit
受渡し時間 :10-14working幾日
包装の細部 :パッケージ箱のサイズ20*15*10cmごとの20units
層の計算 :8Layer
原料 :IT180A
終了する処置 :Immerionの金+ OSP
ピッチのサイズ :0.35mm
板厚さ :0.8mm
線幅/スペース :75um/100um
more
企業との接触

Add to Cart

類似の動画を探す
製品の説明を表示

板および半導体のテスト ボード/薄い板の焼跡のための12Layer HDI PCBs

バーンインは初期故障の覆いを取り、積載量を確立するPCBの部品のテストである。

 

これは高温、頻繁に最高指定された容量で電子工学による電源を動かすことによってされる。このプロセスは目的の存在との48テストの状態によって誘発される潜在瑕疵をかぎたばこを吸うためにから168時間、絶えず行なわれる。

 

これらの欠陥は–幼児死亡率を呼んだ–ビジネスのために悪い。それらがライフ サイクルの端に達すると同時に電子工学に中間で水平になり、再度上がるライフ サイクルの始めにより高い故障率がある。このような幼児死亡率の失敗を用いるPCBが軍または医療機器に方法を作ること深刻となる恐れがある失敗で起因してもよい

 

バーンインのテストはOEMのための電子工学のより信頼できるバッチに終ってこのテストによってそれらの誘発によって幼児mortlity率の数を、より小さい収穫および可能性としては減らされたプロダクト寿命であるトレードオフ減らす。このプロセスによって集められるデータはバーンインに当る前に次々とエンジニアが欠陥を引き起こし、製品信頼性を改善するために設計を変更するものにより理解するのを助けることができる。

 

1 . 記述:

 

胸当ては何であるか。

 

バーンイン板はバーンイン プロセスで使用されるプリント基板である。部品は極度な熱を使用して板に重点を置かれる失敗を強調するために加えた。耐久度テストが完了したらエンジニアはすべてが正しい変数の内で働いていることを確かめるために結果を分析する。

 

2 . 指定:

 

名前 板および半導体のテスト ボードの焼跡のための8Layer HDI PCBs
層の数 8
質等級 IPC 6012のクラス2のIPC 6012のクラス3
材料 IT180
厚さ 0.8mm
最低トラック/間隔 75um/75um
最低の穴のサイズ レーザー75um
はんだのマスク
シルクスクリーン 白い
表面の終わり 液浸の金+ OSP
終了する銅 12um
生産時間 10-21仕事日
調達期間 2-3日

集積回路のHtolの胸当てPCBのための板設計の信頼性のテストの焼跡集積回路のHtolの胸当てPCBのための板設計の信頼性のテストの焼跡

お問い合わせカート 0