最新の価格を尋ねる
正会員
14 年
Add to Cart
[位置]プロダクト
PCIベースの高速データ収集カード開発
LVDSのインターフェイス ベースの高速データ収集および処理カード;
アルゴリズムの加速装置;
[特徴]
完全のFPGA + PCIの解決、安定した性能、よい両立性提供して下さい;
完全な参照の設計を、FPGAコード、運転者、適用、等を含んで提供して下さい、型板のプロジェクト開発として使用することができます;
スケーラビリティは、可聴周波入出力カード、ビデオ入出力カード、高速広告、DA、等を伸ばし。
[プロダクト リスト]
1枚のRPDP-PCI及びLVDS板a
2 ByteBlasterII 1つのダウンロード ケーブル
3一致DVDディスク1
4 5Vは、1A 1つを電源
[ハードウェア リソース]
1つのFPGAの破片:
決定版:EP1C6Q240、12を含んで、060 LEsの約150、000の等量
プラス:EP1C12Q240、12を含んで、060 LEsの約300、000の等量
2つの構成破片:
決定版:EPCS1の2つの種類のようにおよびJTAG構成モードを支える1Mbit収蔵可能量
プラス:EPCS4の2つの種類のようにおよびJTAG構成モードを支える4Mbit収蔵可能量
3 8Mバイトの速度SDARM
2Mの× 32Bit SDRAM、4は銀行、最高166MHzの速度を書きます;
4 LVDSの拡張インターフェイス（DB62コネクター）
provide提供します:
12-LVDS信号の出力;
12-LVDS信号入力;
12-LVTTL信号（プログラム可能な入出力）
5 RedLogicの拡張インターフェイス（VME48インターフェイス）
対応する拡張ボードによって熱心なクロック出力に熱心なクロックの入力および方法を含んで、ずっと提供する32のLVTTL信号は達成されたビデオの、可聴周波および高速広告/DAの塗布のどちらである場合もあります。ユーザーはまたインターフェイス板の彼らの自身の定義を開発できます。
[ソフトウェア]パッケージ
関連の開発ツール
2つの例およびドキュメンテーション開発
3つのFPGAおよびASICの設計図書館
[設計文書]
1つの開発板利用者マニュアル
2つの開発板設計図（Protel99SEのフォーマット）
3 QuartusIIおよびNIOSII IDEのインストール ガイドおよび個人指導
4主要な破片のデータ用紙およびシミュレーション モデル（記述するべきVerilog HDLの言語）
[例の]開発
·BASE64解読のアルゴリズム
Base64符号化
Base64は8Bitの伝達のための共通ネットワーク1つのバイト コード符号化、私達RFC2045 | RFC2049、詳細仕様の上のMIMEを見ることができますです。
4つの6Bitバイトに3バイト毎にの（3 * 8 = 4 * 6 = 24）要求される8Bit Base64はおよびそれからもう2高い6Bit 0、4バイトで構成される変えられたひも理論は元の1つ/3.より長いことである8Bitを加えます。
設計はFPGAの設計および証明のプロシージャのBASE64解読のアルゴリズム完了します。
·データ収集
内部的にFPGAは割り込み信号によって出されたpciカードに答えるためにデータ・ソース、ホスト側のプログラムを発生させましたデータのハードウェアはホスト板に移り、対応するデータはインターフェイスおよび受け取られたデータ・フレームに表示されます。見ることのためのディスクにデータを受け取ります。
非PCI制御LED玄関ひさしは実験します
実験II SDRAMの外のPCIの捕獲
実験3 PCIベースのLEDの玄関ひさし
実験4のPCIベースのデータ伝送の源
実験5 SDRAMのPCIベースの獲得