XC4VLX25-11FF668I IC FPGA FBGA-668 448入力/出力500 MHz Virtex-4
製品特質 |
属性値 |
|
Xilinx |
|
FPGA -システム内プログラム可能なゲート・アレー |
|
Virtex-4 |
|
24192 |
|
448入力/出力 |
|
1.2 V |
|
- 40 C |
|
+ 100 C |
|
SMD/SMT |
|
FBGA-668 |
シリーズ: |
XC4VLX25 |
ブランド: |
Xilinx |
分散RAM: |
168 kbit |
埋め込まれたブロックのRAM - EBR: |
1296のkbit |
最高の動作周波数: |
500のMHz |
敏感な湿気: |
はい |
製品タイプ: |
FPGA -システム内プログラム可能なゲート・アレー |
工場パックの量: |
1 |
下位範疇: |
プログラム可能な論理IC |
商号: |
Virtex |
Virtex-4 FPGAの特徴の概要
Virtex-4装置は高密度および高性能システム設計のために最大限に活用されるさまざまな構成可能の要素および埋め込まれた中心のユーザー プログラム可能なゲート・アレーである。Virtex-4装置は次の機能性を実行する:
•入力/出力のブロックはパッケージ ピンと内部構成可能の論理間のインターフェイスを提供する。ほとんどの普及した
先端入力/出力の標準はプログラム可能な入力/出力のブロック(IOBs)によって支えられる。IOBsはのために高められる
源同期適用。源同期最適化は每ビットdeskewを含んでいる、
データserializer/並直列交換回路、時計のディバイダーおよび熱心なローカル コンピュータの時刻資源。
•構成可能の論理のブロック(CLBs)、Xilinx FPGAsのための基本の論理素子は、組合わせを提供する
同期論理、また分散記憶およびSRL16シフト レジスタの機能。
•ブロックのRAMモジュールは適用範囲が広い18Kbit本当のデュアル ポートのRAMを、それであるcascadableより大きい形作るために提供する
メモリ ブロック。さらに、Virtex-4 FPGAのブロックのラムは任意プログラム可能な先入れ先出し法の論理をのための含んでいる
高められた装置利用。
•18ビットX 18ビットが付いているXtremeDSPのCascadable埋め込まれた切れは乗数、統合された加算機を、捧げた
48ビット蓄積装置。
•デジタル時計のマネージャー(DCM)のブロックは時計に提供し、十分にデジタル解決自己目盛りが付いている
配分の遅れの補償、時計の乗法/分割および粗/fine粒状の時計
段階の転移。
