XC5VFX100T-1FF1738C IC FPGA FCBGA-1738のシステム内プログラム可能なゲート・アレー
製品特質 |
属性値 |
|
Xilinx |
|
FPGA -システム内プログラム可能なゲート・アレー |
|
Virtex-5 |
|
680入力/出力 |
|
1ボルト |
|
0 C |
|
+ 85 C |
|
SMD/SMT |
|
FCBGA-1738 |
データ転送速度: |
6.5 Gb/s |
シリーズ: |
XC5VFX100T |
ブランド: |
Xilinx |
分散RAM: |
1240のkbit |
埋め込まれたブロックのRAM - EBR: |
8208 kbit |
最高の動作周波数: |
550のMHz |
敏感な湿気: |
はい |
トランシーバーの数: |
16トランシーバー |
製品タイプ: |
FPGA -システム内プログラム可能なゲート・アレー |
工場パックの量: |
1 |
下位範疇: |
プログラム可能な論理IC |
商号: |
Virtex |
Virtex-5 FPGAの特徴の概要
•5つのプラットホームLX、LXT、SXT、TXTおよびFXT
− Virtex-5 LX:高性能概要の論理の適用
− Virtex-5 LXT:高度の連続結合性の高性能論理
− Virtex-5 SXT:高度の連続結合性の高性能信号処理の適用
− Virtex-5 TXT:倍密度の高度の連続結合性の高性能システム
− Virtex-5 FXT:高度の連続結合性の高性能埋め込まれたシステム
•交差プラットホームの両立性
− LXT、SXTおよびFXT装置は調節可能な電圧安定器を使用して同じパッケージで互換性がある足跡である
•、最先端の最適利用、FPGAの生地高性能
−の実質の6入力参照用テーブル(LUT)の技術
−の二重5-LUT選択
−によって改善される減らホップの旅程
−の64ビットの分散RAMの選択
− SRL32/Dual SRL16の選択
•強力な時計管理タイル(CMT)の時間を記録すること
ゼロ遅れの緩衝剤処理、頻度統合、および時計段階の転移のための−のデジタル時計のマネージャー(DCM)のブロック
入力のための− PLLのブロックはろ過、ゼロ遅れの緩衝、頻度統合および段階一致させた時計部小刻みに動く
