5SGSMD5K2F40I3N ALTERA FPGAの破片FBGA-1517 696入力/出力Stratix V GS
製品特質 |
属性値 |
|
Intel |
|
FPGA -システム内プログラム可能なゲート・アレー |
|
Stratix V GS |
|
457000 |
|
172600 |
|
696入力/出力 |
|
900 mV |
|
- 40 C |
|
+ 85 C |
|
SMD/SMT |
|
FBGA-1517 |
|
皿 |
データ転送速度: |
14.1 Gb/s |
シリーズ: |
Stratix V GS 5SGSD5 |
ブランド: |
Intel/Altera |
埋め込まれたブロックのRAM - EBR: |
5.27 Mbit |
敏感な湿気: |
はい |
トランシーバーの数: |
36トランシーバー |
製品タイプ: |
FPGA -システム内プログラム可能なゲート・アレー |
工場パックの量: |
21 |
下位範疇: |
プログラム可能な論理IC |
総記憶: |
44.27 Mbit |
商号: |
Stratix V FPGA |
部分#別名: |
969604 |
Stratix Vは概要を特色にする•28 nm TSMCの加工技術
•4つの記録との高められたALM
•改良されて建築を導くことは混雑を減らし、編集機関を改良する
•M20K:堅いエラー修正 コード(ECC)の20-Kbit
•MLAB:640ビット
•600までのMHzの性能
•54x54まで9x9から及ぶ精密との生まれつきサポート信号処理
•新しい原産27x27はモードを増加する
•シストリック有限なインパルス応答(もみ)のための64ビット蓄積装置そして滝
•埋め込まれた内部係数の記憶
•前加算機/subtractor効率を改善する
•出力の高められた数はより独立した乗数を可能にする
•第三次デルタ シグマ調節の僅かモード
•整数モード
•精密時計の統合、時計の遅れの補償およびゼロ遅れの緩衝(ZDB)
•時間を記録する800 MHzの生地の
•全体的、象限儀周辺時計ネットワーク
•未使用の時計ネットワークは動的力を減らすために動力を与えることができる
•ギガビットのイーサネット(GbE)およびXAUI PCS
•10GイーサネットPCS
•連続RapidIO® (SRIO) PCS
•共通の公共ラジオ放送インターフェイス(CPRI) PCS
•ギガビットの受動の光学ネットワーキング(GPON) PCS
•プログラム可能な力の技術
•Quartus II統合されたPowerPlay力の分析
