■16個までの全体的な時計および88個の地方時計は最上に800のMHzの最大性能に会うために導いた ■Stratix IV GXおよびStratix IV E装置の112個そして132個までの周囲の時計、それぞれ ■Stratix IV GXおよびStratix IV GT装置の装置象限儀ごとの66までの(16 GCLK + 22 RCLK + 28 PCLK)時計ネットワーク ■Stratix IV E装置の装置象限儀ごとの71までの(16 GCLK + 22 RCLK + 33 PCLK)時計ネットワーク ■効率的に独特で、革新的な適応性がある論理モジュール(施し)で詰まるStratix IV E装置のStratix IV GXおよびGT装置の531,200までLEsおよび813,050までLEs、 ■Stratix IV E装置の132差動SERDESまでのStratix IV GX装置の98まで差動SERDES、およびStratix IV GT装置の47まで差動SERDES ■Stratix IV E (高められる) 813,050の論理素子(LEs)、RAM 33,294キロビット(Kb)、および1,288の18 x 18のかまれた乗数へのFPGAs-up