最新の価格を尋ねる
正会員
5 年
Add to Cart
XC4VSX55-10FF1148Iのシステム内プログラム可能なゲート・アレー1148FCBGA FPGA
| 製品特質 | 属性値 |
|---|---|
| Xilinx | |
| FPGA -システム内プログラム可能なゲート・アレー | |
| Virtex-4 | |
| 55296 | |
| 640入力/出力 | |
| 1.2 V | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FCBGA-1148 | |
| シリーズ: | XC4VSX55 |
| ブランド: | Xilinx |
| 分散RAM: | 384 kbit |
| 埋め込まれたブロックのRAM - EBR: | 5760 kbit |
| 最高の動作周波数: | 500のMHz |
| 敏感な湿気: | はい |
| 製品タイプ: | FPGA -システム内プログラム可能なゲート・アレー |
| 工場パックの量: | 1 |
| 下位範疇: | プログラム可能な論理IC |
•3家族—LX/SX/FX
- Virtex-4 LX:高性能論理の適用解決
- Virtex-4 SX:デジタル信号処理の（DSP）適用のための高性能解決
- Virtex-4 FX:埋め込まれたプラットホームの塗布のための高性能の、フル装備の解決
•Xesium™の時計の技術
- デジタル時計のマネージャー（DCM）のブロック
- 付加的な段階一致させた時計のディバイダー（PMCD）
- 差動全体的な時計
•XtremeDSP™の切れ
- 18 x 18のtwoの補足物は、乗数に署名した
- 任意パイプラインの段階
- 作り付け蓄積装置（48ビット）および加算機/減数
•スマートなランダム アクセス メモリ階層
- 分散RAM
- デュアル ポート18-Kbit RAMのブロック
·任意パイプラインの段階
·任意プログラム可能な先入れ先出し法の論理は先入れ先出し法信号として自動的にRAM信号を再配置する
- 高速記憶インターフェイスはDDRおよびDDR-2 SDRAM、QDR-IIおよびRLDRAM-IIを支える。
