EP3SE80F780C3Nの高められるシステム内プログラム可能なゲート・アレーStratix III
製品特質 |
属性値 |
|
Intel |
|
FPGA -システム内プログラム可能なゲート・アレー |
|
高められるStratix III |
|
80000 |
|
3200 |
|
488入力/出力 |
|
1.2 Vから3.3ボルト |
|
0 C |
|
+ 70 C |
|
SMD/SMT |
|
FBGA-780 |
|
皿 |
シリーズ: |
Stratix III |
ブランド: |
Intel/Altera |
埋め込まれたブロックのRAM - EBR: |
500 kbit |
敏感な湿気: |
はい |
製品タイプ: |
FPGA -システム内プログラム可能なゲート・アレー |
工場パックの量: |
36 |
下位範疇: |
プログラム可能な論理IC |
総記憶: |
6683 kbit |
商号: |
Stratix |
部分#別名: |
971852 |
Stratix III装置は次の特徴を提供する:
■Altera® MegaCore®機能およびAltera Megafunctionのパートナ プログラム(AMPPSM)からの多数の知的財産のmegafunctionsのためのサポート
■SPI-4.2、SFI-4、SGMII、ユートピアIV、10ギガビットのイーサネットXSBI、急速な入力/出力およびNPSIを含む高速ネットワーキングおよびコミュニケーション バス標準のためのサポート
■設計を保護する揮発256ビットAESのためのサポートとの唯一の高密度、高性能FPGAおよび不揮発性保証キー
■高速DSPのブロックは9×9、12×12、18×18の熱心な実施を提供し、36×36乗数は(550までのMHzで)、機能および有限なインパルス応答(もみ)フィルターを増加集める
■入力/出力:GND:8:1のPWRの比率:強い信号の保全性のために減結合するオン ダイスおよびオン パッケージと共に1
■装置性能を最大にしている間力を最小にするプログラム可能な力の技術、
■PLL再構成、時計の切換え、プログラム可能な帯域幅、時計の統合、および動的段階の転移を支える装置ごとの12個までのphase-lockedループ(PLLs)
■すべての入力/出力銀行の熱心なDQSの論理の記憶インターフェイス サポート
■DDR、DDR2、DDR3 SDRAM、RLDRAM II、QDR II、および24までのモジュラー入力/出力銀行のQDR II+ SRAMを含む高速外的な記憶インターフェイスのためのサポート
