最新の価格を尋ねる
正会員
3 年
Add to Cart
特徴
• 出力能力: 標準
• 私CCカテゴリー: フリップフロップ
概要
74HC/HCT107 は高速 Si ゲート CMOS デバイスです
低消費電力ショットキーTTLとピン互換性があります
(LSTTL)。これらは JEDEC に準拠して指定されています
規格番号7A.
74HC/HCT107 はデュアルネガティブエッジトリガーです
個別の J、K、クロック (nCP) および
リセット (nR) 入力。相補的な Q および Q 出力も備えています。
J および K 入力は、セットアップ時間の 1 つ前に安定している必要があります。
HIGH から LOW へのクロック遷移を予測可能
手術。
リセット (nR) は非同期アクティブ LOW 入力です。
LOW の場合、クロックとデータ入力をオーバーライドし、強制的に
Q出力がLOW、Q出力がHIGHになります。
クロック入力のシュミットトリガ動作により回路が構成されます。
クロックの立ち上がり時間と立ち下がり時間の遅延に対する耐性が高くなります。
クイックリファレンスデータ
GND = 0V;Tアンビ= 25 °C;tr= tf= 6ns
| シンボル | パラメータ | 条件 | 典型的 | ユニット | |
| HC | HCT | ||||
| tPHL/tPLH |
伝播遅延 nCPからnQへ nCPからnQへ nRからnQ、nQ |
CL= 15pF; VCC= 5V |
16 16 16 |
16 18 17 |
ns ns ns |
| f最大 | 最大クロック周波数 | 78 | 73 | MHz | |
| C私 | 入力容量 | 3.5 | 3.5 | pF | |
| CPD | フリップフロップあたりの消費電力容量 | 注1と2 | 30 | 30 | pF |
ノート
1.CPD動的消費電力 (PDμW単位):
PD= CPD×VCC2× fi + ∑ (CL×VCC2× fああ） どこ：
f私= 入力周波数 (MHz)
fああ= 出力周波数 (MHz)
∑ (CL×VCC2× fああ) = 出力の合計
CL= 出力負荷容量 (pF)
VCC= 電源電圧 (V)
2. HC の場合、条件は V です。私= GND から VCC
HCT の場合、条件は V です。私= GND から VCC−1.5V。
ピンの説明
| 暗証番号 | シンボル | 名称と機能 |
|
1、8、4、11 2、6 3、5 7 12、9 13、10 14 |
1J、2J、1K、2K 1Q、2Q 1Q、2Q グランド 1CP、2CP 1R、2R VCC |
同期入力。フリップフロップ 1 と 2 補数フリップフロップ出力 真のフリップフロップ出力 アース（0V） クロック入力 (HIGH から LOW、エッジ トリガー) 非同期リセット入力 (アクティブ LOW) 正の電源電圧 |