MT48LC8M16A2P-6A IT:L 集積回路チップ同期 DRAM

128Mb: x4、x8、x16 SDRAM

シンクロナスドラム

MT48LC32M4A2 – 8メガ x 4 x 4バンク

MT48LC16M8A2 – 4メガ x 8 x 4バンク

MT48LC8M16A2 – 2メガ x 16 x 4バンク

特徴

• PC100 および PC133 準拠

• 完全同期。システムクロックのポジティブエッジで登​​録されたすべての信号

• 内部パイプライン操作。カラムアドレスはクロックサイクルごとに変更可能

• 行アクセス/プリチャージを隠すための内部バンク

• プログラム可能なバースト長: 1、2、4、8、またはフルページ

• 自動プリチャージ、CONCURRENT AUTO PRECHARGE および自動リフレッシュ モードを含む

• セルフリフレッシュモード。標準および低電力

• 64ms、4,096サイクルのリフレッシュ

• LVTTL互換の入出力

• +3.3V ±0.3V 単一電源

オプションマーキング

• 構成

32メガ×4（8メガ×4×4バンク） 32M4

16メガ×8（4メガ×8×4バンク） 16M8

8メガ×16（2メガ×16×4バンク） 8M16

• 書き込みリカバリ (^tWR）

^tWR = “2CLK”¹A2

• パッケージ/ピン配列

プラスチックパッケージ – OCPL²

54 ピン TSOP II (400 ミル) TG

60ボールFBGA(8mm×16mm)FB^3,6

60 ボール FBGA (11mm x 13mm) FC^3,6

• タイミング（サイクルタイム）

10ns @ CL = 2 (PC100) -8E^3、4、5

7.5ns @ CL = 3 (PC133) -75

7.5ns @ CL = 2 (PC133) -7E

• セルフリフレッシュ

標準 なし

ローパワーL

• 動作温度範囲

業務用（0℃～+70℃） なし

産業用（-40℃～+85℃）IT³

部品番号の例: MT48LC16M8A2TG-7E

ノート：

1. マイクロンのテクニカル ノート: TN-48-05 を参照してください。

2. 中心から外れたパーティング ライン。

3. 入手可能かどうかについては、Micron にお問い合わせください。

4. 新しいデザインには推奨されません。

5. PC100 との互換性を示します。6. FBGA デバイス マーキング テーブルについては、59 ページを参照してください。

概要

Micron® 128Mb SDRAM は、134,217,728 ビットを含む高速 CMOS ダイナミック ランダム アクセス メモリです。内部では、同期インターフェイスを備えたクアッドバンク DRAM として構成されています (すべての信号はクロック信号 CLK の立ち上がりエッジで登​​録されます)。x4 の 33,554,432 ビット バンクはそれぞれ、4,096 行 x 2,048 列 x 4 ビットとして構成されています。x8 の 33,554,432 ビット バンクはそれぞれ、4,096 行 x 1,024 列 x 8 ビットとして構成されています。x16 の 33,554,432 ビット バンクはそれぞれ、4,096 行 x 512 列 x 16 ビットとして構成されています。

SDRAM への読み取りおよび書き込みアクセスはバースト指向です。アクセスは選択された位置から開始され、プログラムされたシーケンスでプログラムされた数の位置まで継続されます。アクセスは ACTIVE コマンドの登録で始まり、次に READ または WRITE コマンドが続きます。ACTIVE コマンドと同時に登録されたアドレス ビットは、アクセスするバンクと行を選択するために使用されます (BA0、BA1 はバンクを選択し、A0 ～ A11 は行を選択します)。READ または WRITE コマンドと同時に登録されたアドレス ビットは、バースト アクセスの開始列位置を選択するために使用されます。

SDRAM は、バースト終了オプションを使用して、1、2、4、または 8 位置、またはページ全体のプログラム可能な読み取りまたは書き込みバースト長を提供します。自動プリチャージ機能を有効にして、バースト シーケンスの終わりに開始されるセルフタイム行プリチャージを提供することができます。

128Mb SDRAM は内部パイプライン アーキテクチャを使用して高速動作を実現します。このアーキテクチャは、プリフェッチ アーキテクチャの 2n ルールと互換性がありますが、クロック サイクルごとに列アドレスを変更して、高速で完全なランダム アクセスを実現することもできます。他の 3 つのバンクのいずれかにアクセスしながら 1 つのバンクをプリチャージすると、プリチャージ サイクルが隠蔽され、シームレスな高速ランダム アクセス動作が実現します。

128Mb SDRAM は 3.3V メモリ システムで動作するように設計されています。自動リフレッシュ モードと省電力パワーダウン モードが提供されます。すべての入力と出力は LVTTL 互換です。

SDRAM は、列アドレスの自動生成による高速データ レートでのデータの同期バースト機能、プリチャージ時間を隠すために内部バンク間でインターリーブする機能、クロックごとに列アドレスをランダムに変更する機能など、DRAM の動作パフォーマンスを大幅に向上させています。バーストアクセス中のサイクル。

絶対最大定格*

VSS を基準とした VDD/VDDQ 電源の電圧 ................................................................ .. -1V ～ +4.6V

VSS を基準とした入力、NC または I/O ピンの電圧 ................................................................ ... -1V ～ +4.6V

動作温度、TA (商用)................................................................ ......0℃～+70℃

動作温度、TA (拡張; IT 部品) ................................................................ -40 °C ～ +85°C

保管温度 (プラスチック)................................................................ ................................-55°C ～ +150°C

消費電力 ................................................................... ................................................................... ……1W

*「絶対最大定格」に記載されているものを超えるストレスは、デバイスに永久的な損傷を与える可能性があります。これはストレス定格のみであり、この仕様の動作セクションに示されている条件またはその他の条件でのデバイスの機能動作は暗示されません。絶対最大定格条件に長時間さらされると、信頼性に影響を与える可能性があります。

株式公開（ホットセル）