最新の価格を尋ねる
正会員
3 年
Add to Cart
M24512 - WMN6TP プログラム可能な回路基板、IC チップをプログラミング
株式公開（ホットセル）
| 部品番号 | 量 | ブランド | D/C | パッケージ |
| NCP1117STAT3G | 14414 | の上 | 15歳以上 | SOT-223 |
| NCP1234AD65R2G | 6625 | の上 | 11+ | SOP-7 |
| NCP1397AG | 8128 | の上 | 16歳以上 | SOP-15 |
| NCP1450ASN50T1G | 5878 | の上 | 16歳以上 | SOP23-5 |
| NCP1522BSNT1G | 22847 | の上 | 15歳以上 | SOT23-5 |
| NCP18XM472J03RB | 134000 | 村田 | 13歳以上 | SMD |
| NCP3170ADR2G | 7834 | 村田 | 11+ | SOP-8 |
| NCP3420DR2G | 7805 | の上 | 16歳以上 | SOP-8 |
| NCP380HSNAJAAT1G | 7776 | の上 | 14歳以上 | SOT23-6 |
| NCP511SN33T1G | 15053 | の上 | 16歳以上 | SOT23-5 |
| NCP5424DR2G | 5929 | の上 | 14歳以上 | SOP-16 |
| NCP698SQ50T1G | 5920 | の上 | 14歳以上 | SOT-343 |
| NCS2200SN1T1G | 5949 | の上 | 14歳以上 | SOT-153 |
| NCV1124DR2G | 4947 | の上 | 11+ | SOP-8 |
| NDF06N60ZG | 8221 | の上 | 14歳以上 | TO-220 |
| NDP6020P | 5891 | フェアチャイルド | 13歳以上 | TO-220 |
| NDS355AN | 137000 | フェアチャイルド | 15歳以上 | SOT-23 |
| NDT014L | 96000 | フェアチャイルド | 04+ | SOT-223 |
| NE5550979A-T1-A | 6042 | ルネサス | 16歳以上 | 79NA |
| NE555DR | 40000 | TI | 16歳以上 | SOP-8 |
| NE555PWR | 78000 | TI | 14歳以上 | TSSOP-8 |
| NE555PWR | 51000 | TI | 15歳以上 | TSSOP-8 |
| NE556N | 8450 | TI | 15歳以上 | DIP-14 |
| NFA21SL506X1A48L | 64000 | 村田 | 13歳以上 | SMD |
| NFL21SP106X1C3D | 17325 | 村田 | 15歳以上 | SMD |
| NFM21CC471R1H3D | 33000 | 村田 | 16歳以上 | SMD |
| NFM3DPC223R1H3L | 61000 | 村田 | 13歳以上 | SMD |
| NH82801GB-SL8FX | 1822年 | インテル | 15歳以上 | BGA |
| NJM064M | 6020 | JRC | 16歳以上 | SOP-14 |
| NJM1300D | 6703 | JRC | 16歳以上 | DIP-16 |
M24512-W M24512-R
M24256-BW M24256-BR
3 つのチップ イネーブル ラインを備えた 512 K ビットおよび 256 K ビット シリアル I²C バス EEPROM
機能の概要
■ 2 線式 I2C シリアル インターフェイスは 400 kHz プロトコルをサポート
■ 供給電圧範囲:
■ 1.8V～5.5V（M24xxx-R）
■ 2.5V～5.5V（M24xxx-W）
■ 書き込み制御入力
■ バイトおよびページ書き込み
■ ランダム読み取りモードとシーケンシャル読み取りモード
■ セルフタイムプログラミングサイクル
■ 自動アドレスインクリメント
■ 強化された ESD/ラッチアップ保護
■ 1,000,000 回を超える書き込みサイクル
■ 40 年以上のデータ保持
■ パッケージ – ECOPACK® (RoHS 準拠)
概要説明
M24512-W、M24512-R、M24256-BW、および M24256-BR デバイスは、2C 互換の電気的に消去可能なプログラマブル メモリ (EEPROM)。それぞれ 64 Kb × 8 ビットと 32 Kb × 8 ビットとして構成されます。
私2C は、双方向データ ラインとクロック ラインで構成される 2 線式シリアル インターフェイスを使用します。デバイスには、I 規格に従って、4 ビットのデバイス タイプ識別子コード (1010) が組み込まれています。2C バスの定義。
デバイスは、I ではスレーブとして動作します。2C プロトコル。すべてのメモリ操作はシリアル クロックによって同期されます。読み取りおよび書き込み操作は、バス マスターによって生成された開始条件によって開始されます。スタート コンディションの後には、デバイス選択コードと読み取り/書き込みビット (RW) (表 2 を参照) が続き、アクノレッジ ビットで終了します。
メモリにデータを書き込むとき、デバイスはバス マスターの 8 ビット送信に続く 9 番目のビット時間中にアクノリッジ ビットを挿入します。データがバス マスターによって読み取られると、バス マスターは同じ方法でデータ バイトの受信を確認します。データ転送は、書き込みの場合は Ack、読み取りの場合は NoAck の後、Stop 条件によって終了します。
環境要件を満たすために、ST はこれらのデバイスを ECOPACK® パッケージで提供します。
ECOPACK® パッケージは鉛フリーで RoHS に準拠しています。
ロジック図