XC6SLX150-2FGG484I パワープログラマブル IC チップ電子部品

XC6SLX150-2FGG484I/C パワープログラマブルICチップ電子部品

Spartan-6 ファミリの概要

概要

Spartan®-6 ファミリは、大容量アプリケーションに最小限の総コストで最先端のシステム統合機能を提供します。13 メンバーのファミリーは、3,840 ～ 147,443 個のロジック セルの範囲で拡張された密度を実現し、以前の Spartan ファミリの半分の消費電力と、より高速でより包括的な接続を実現します。

Spartan-6 ファミリは、コスト、電力、パフォーマンスの最適なバランスを実現する成熟した 45 nm 低消費電力銅プロセス テクノロジーに基づいて構築されており、より効率的な新しいデュアル レジスタ 6 入力ルックアップ テーブル (LUT) ロジックと豊富な組み込みシステムレベルブロック。

これらには、18 Kb (2 x 9 Kb) ブロック RAM、第 2 世代 DSP48A1 スライス、SDRAM メモリ コントローラー、強化された混合モード クロック管理ブロック、SelectIO™ テクノロジー、電力最適化された高速シリアル トランシーバー ブロック、PCI Express® 互換エンドポイント ブロック、高度なシステムレベルの電源管理モード、自動検出構成オプション、AES およびデバイス DNA 保護による強化された IP セキュリティ。

これらの機能は、前例のない使いやすさを備えた、カスタム ASIC 製品に代わる低コストのプログラム可能な代替製品を提供します。Spartan-6 FPGA は、大容量ロジック デザイン、消費者向け DSP デザイン、コスト重視の組み込みアプリケーションに最適なソリューションを提供します。Spartan-6 FPGA は、ターゲット デザイン プラットフォーム用のプログラマブル シリコン基盤であり、統合されたソフトウェアおよびハードウェア コンポーネントを提供するため、設計者は開発サイクルが始まるとすぐにイノベーションに集中できます。Spartan-6 FPGA の概要

特徴

• Spartan-6 ファミリ:

• Spartan-6 LX FPGA: 最適化されたロジック

• Spartan-6 LXT FPGA: 高速シリアル接続

• 低コスト向けの設計

• 複数の効率的な統合ブロック

• I/O規格の最適化された選択

• 千鳥状パッド

• 大量生産のプラスチックワイヤボンディングパッケージ

• 静的および動的消費電力が低い

• コストと低消費電力を最適化した 45 nm プロセス

• 電力ゼロの休止状態パワーダウンモード

• サスペンド モードは、マルチピン ウェイクアップ、制御強化により状態と構成を維持します。

• 低電力 1.0V コア電圧 (LX FPGA、-1L のみ)

• 高性能 1.2V コア電圧 (LX および LXT FPGA、-2、-3、および -4 スピード グレード)

• マルチ電圧、マルチスタンダード SelectIO™ インターフェイス バンク

• 差動 I/O あたり最大 1,050 Mb/s のデータ転送速度

• 選択可能な出力ドライブ、ピンあたり最大 24 mA

• 3.3V ～ 1.2VI/O の規格およびプロトコル

• 低コストの HSTL および SSTL メモリ インターフェイス

• ホットスワップ準拠

• 調整可能な I/O スルーレートにより信号の完全性を向上

• LXT FPGA の高速 GTP シリアル トランシーバー

• 最大 3.125 Gb/秒

• 高速インターフェース

含む:

シリアル ATA、Aurora、1G イーサネット、PCI Express、OBSAI、CPRI、EPON、GPON、DisplayPort、および XAUI

• PCI Express デザイン用の統合エンドポイント ブロック (LXT)

• 33 MHz、32 および 64 ビット仕様と互換性のある低コストの PCI® テクノロジのサポート。

• 効率的な DSP48A1 スライス

• 高性能の演算および信号処理

• 高速 18 x 18 乗算器および 48 ビット アキュムレータ

• パイプライン化およびカスケード機能

• フィルタアプリケーションを支援する前置加算器

• 統合されたメモリ コントローラー ブロック

• DDR、DDR2、DDR3、および LPDDR のサポート

• 最大 800 Mb/s のデータ速度 (12.8 Gb/s ピーク帯域幅)

• 設計タイミングの問題を軽減する独立した FIFO を備えたマルチポート バス構造

• 論理容量が増加した豊富な論理リソース

• オプションのシフトレジスタまたは分散RAMのサポート

• 効率的な 6 入力 LUT によりパフォーマンスが向上し、消費電力が最小限に抑えられます。

• パイプライン中心のアプリケーション向けのデュアル フリップフロップを備えた LUT

• 幅広い粒度のブロック RAM

• バイト書き込みが可能な高速ブロック RAM

• オプションで 2 つの独立した 9 Kb ブロック RAM としてプログラムできる 18 Kb ブロック

• パフォーマンスを向上させるクロック管理タイル (CMT)

• 低ノイズ、柔軟なクロッキング

• デジタル クロック マネージャー (DCM) により、クロック スキューとデューティ サイクルの歪みが除去されます。

• 低ジッタークロッキングのためのフェーズロックループ（PLL）

• 逓倍、除算、位相シフトを同時に行う周波数合成

• 16 個の低スキュー グローバル クロック ネットワーク

• 簡素化された構成、低コストの標準をサポート

• 2ピン自動検出構成

• 幅広いサードパーティ SPI (最大 x4) および NOR フラッシュのサポート

• JTAG を備えた機能豊富なザイリンクス プラットフォーム フラッシュ

• ウォッチドッグ保護を使用した、複数のビットストリームによるリモート アップグレードのためのマルチブート サポート

• 設計保護のための強化されたセキュリティ

• 設計認証のための一意のデバイス DNA 識別子

• 大型デバイスでの AES ビットストリーム暗号化

• 強化された低コストの MicroBlaze™ ソフト プロセッサによる組み込み処理の高速化

• 業界をリードする IP およびリファレンス デザイン

Spartan-6 FPGA 機能の概要

表 1 : デバイス別の Spartan-6 FPGA 機能の概要

ノート：1. Spartan-6 FPGA ロジック セルの定格は、新しい 6 入力 LUT アーキテクチャによって提供されるロジック セルの能力の向上を反映しています。

2. 各 Spartan-6 FPGA スライスには 4 つの LUT と 8 つのフリップフロップが含まれています。

3. 各 DSP48A1 スライスには、18 x 18 乗算器、加算器、およびアキュムレータが含まれています。

4. ブロック RAM のサイズは基本的に 18 Kb です。各ブロックは、2 つの独立した 9 Kb ブロックとして使用することもできます。

5. 各 CMT には 2 つの DCM と 1 つの PLL が含まれています。

Spartan-6 FPGA デバイスとパッケージの組み合わせと利用可能な I/O

ノート：

1. これらのパッケージのデバイスにはメモリ コントローラーがありません。

2. メモリ コントローラー ブロックのサポートは、CSG225 パッケージの XC6SLX9 および XC6SLX16 デバイスでは x8 です。XC6SLX4 にはメモリ コントローラーがありません。

3. これらのデバイスは、標準注文オプションとして、鉛パッケージと鉛フリー (追加 G) パッケージの両方で入手できます。

4. これらのパッケージは、XC6SLX75、XC6SLX75T、XC6SLX100、XC6SLX100T、XC6SLX150、および XC6SLX150T デバイスの 4 つのメモリ コントローラーのうち 2 つをサポートします。