最新の価格を尋ねる
正会員
3 年
Add to Cart
1. 概説
LPC2364/66/68マイクロ制御回路は16ビット/32ビットARM7TDMI-S CPUにとの基づいている
埋め込まれるの512までkbとマイクロ制御回路を結合する実時間模範化
高速フラッシュ・メモリ。128ビット広い記憶インターフェイスおよび独特な加速装置
建築は最高のクロック レートで32ビット コード実行を可能にする。重大のため
割り込みサービス・ルーチンおよびDSPのアルゴリズムのこの増加の性能の性能
親指モードに30%まで。重大なコード サイズの適用のため、16ビット代わり
親指モードはコードをによって最低の性能の罰との30%以上減らす。
LPC2364/66/68は多目的シリアル通信適用にとって理想的である。それら
10/100のイーサネット媒体のアクセスのコントローラー（MAC）、USBの全速力装置を組み込みなさい
4 kbの終点のRAMを使って、4つのUARTsの2つの缶チャネル、SPIインターフェイス、2
同期シリアル ポート（SSP）、3つのI2CインターフェイスおよびI2Sインターフェイス。このブレンドの
オン破片と結合されるシリアル通信 インターフェイス4つのMHzの内部発振器、
32までkbのSRAM、イーサネット、USBのための8 kbのための16 kb SRAM SRAMおよび概要
2 kbとともに目的の使用、電池式SRAMこれらの装置を非常によく作るため
コミュニケーション出入口およびプロトコル・コンバータに適される。さまざまな32ビット タイマー
改良された10ビットADC、10ビットDAC、1つのPWMの単位、缶の制御装置、および70まで速く
12まで端またはレベルの敏感な外部割込み機構ピンが付いているGPIOラインはこれらを作る
産業制御および医学システムのために適したマイクロ制御回路特に。
2. 特徴の
* 72までのMHzで動くARM7TDMI-Sプロセッサ。
* 512 kbまでオン破片プログラムする内部システムとの抜け目がないプログラム記憶（ISP）
内部適用プログラミングの（IAP）機能。抜け目がないプログラム記憶は腕にある
高性能CPUのアクセスのためのローカル バス。
* 高性能CPUのアクセスのための腕のローカル バスのSRAMの8/32 kb。
* イーサネット インターフェイスのための16 kb SRAM。また一般目的SRAMとして使用することができる。
*一般目的DMAのための8 kb SRAMはUSBによって入手しやすいまた使用する。
*同時イーサネットDMA、USB DMAを、提供する二重AHBシステム
それらの機能間の競合無しのオン破片のフラッシュからのプログラム実行。
バス橋はイーサネットDMAが他のAHBサブシステムにアクセスするようにする。
* 32までの方向を変えられた割り込みを支える高度の方向を変えられた割り込みコントローラ。
* SSPの連続と使用することができる一般目的AHB DMAコントローラー（GPDMA）
記憶に記憶のためのインターフェイス、I2Sの港およびSD/MMCカード港、また
移動。
3. 適用
*産業制御
*医学システム
*プロトコル・コンバータの
*コミュニケーション