最新の価格を尋ねる
正会員
3 年
Add to Cart
DS90UB948TNKDRQ1 UARTインターフェイスIC Serdes 1080p二重FPD-リンクIII Deserializr
1特徴
•AEC-Q100は次の結果と修飾した:
–装置温度の等級2:– +105°Cの包囲された実用温度への40°C
サポート ピクセル クロック周波数24ビット色の深さの2K （2048x1080）決断までののための192までのMHz
非斜めの機能の1車線または2車線FPDリンクIIIインターフェイス
OpenLDI単一か二重（LVDS）の送信機
–単一チャネル:96 MHzピクセル時計まで
–デュアル・チャネル:192 MHzピクセル時計まで
–構成可能18ビットRGBか24ビットRGB
4高速GPIOs （2までMbpsそれぞれ）
適応性がある同等化を受け取りなさい
– 1.7 GHzで– 15.3のdBのチャネルの挿入損失を補うまで
–自動温度およびケーブルの老化の補償を提供する
SPIの制御インタフェース3.3までMbps
1-Mbps早くモード プラスのI2C （マスター・スレーブ）
イメージ アップ（白いバランスおよび震えること）
7.1の多数I2S （4データ）チャネルを支える
2つの適用
•自動車インフォテイメント:
–中央情報表示装置
–後部座席の催し物システム
–数字式計器の集り
3記述
DS90UB948-Q1は、DS90UB949A/949/947- Q1のserializersと共にFPDリンク（OpenLDI）インターフェイスに、1車線または2車線FPDリンクIII流れを変えるFPDリンクIII並直列交換回路である。並直列交換回路は費用効果が大きい50-Ω片端接地の同軸または100-Ω差動によって保護されるねじれ二線式（STP）ケーブルに作動することができる。それは1-2のFPDリンクIII連続流れからデータを回復し、二重ピクセルFPDリンク（8個のLVDSデータ車線+時計）支持のビデオ決断に2K （2048x1080）まで24ビット色の深さと翻訳する。これはHDMI間の橋を既存のLVDSの表示かアプリケーション・プロセッサに接続することを可能にしたGPUsのような源が提供する。
FPDリンクIIIインターフェイスは同じディファレンシャル リンクのビデオおよび可聴周波データ伝送そして双方向通信制御を、I2CおよびSPIコミュニケーションを含んで、支える。ビデオ・データおよび制御の強化は2つ差動組以上結合のサイズおよび重量を減らし、システム設計を簡単にする。EMIは低電圧の差動シグナリングの先を争う使用、データおよび無作為化によって最小になる。下位互換モードでは、装置は単一のディファレンシャル リンク上の24ビット色の深さのWXGAおよび720p決断まで支える。
装置は自動的にFPDリンクIIIチャネルを感じ、特別な訓練パターンのための必要性なしで時計の直線および非ゆがみの機能性を供給する。これはPCBの跡の旅程、ケーブルの組に組の長さの相違およびコネクターの不均衡のような結合ワイヤーの不適当な組み合わせからの斜め段階の許容を保障する。
装置情報
|
部品番号 |
パッケージ |
サイズ（NOM） |
|
DS90UB948-Q1 |
WQFN （64） |
× 9.00 mmの9.00 mm |