最新の価格を尋ねる
正会員
3 年
Add to Cart
DS90C385AMTX/NOPB UARTインターフェイスIC LVDSインターフェイスIC LVDS送信機のフラット パネル ディスプレイ
1特徴
時計/データおよび/PDピンの間で必要な特別な始動シーケンス無し。入力信号は（時計およびデータ）装置が動力を与えられる前か後に加えることができる。
広がりの下の±2.5%の中心広がりまたは-5%の100kHz周波数変調そして偏差まで時間を記録するサポート スペクトラム拡散
「入れられた時計の検出」の特徴は論理の低速に入れられた時計が逃している場合、そして/PD Pinが論理の最高のときすべてのLVDSの組を引っ張る
サポート18から87.5 MHzの転位の時計
Txのパワー消費量 < 147="" mW="">
Txのパワー モード < 60="">
サポートVGA、SVGA、XGA、SXGA （二重ピクセル）、
SXGA+ （二重ピクセル）、UXGA （二重ピクセル）。
狭いバスはケーブルのサイズおよびコストを削減する
2.45までGbpsの効率
306.25Megabyte/sec帯域幅まで
345 mV （タイプ）は低いEMIのためのLVDS装置を振る
PLLは外的な部品を要求しない
TIA/EIA-644 LVDSの標準に迎合的
控えめな56鉛TSSOPのパッケージ
2記述
DS90C385AはDS90C383、DS90C383AおよびDS90C385のための多用性がある取り替えをピンで止めるピンである。DS90C385AにそれにDS90C383、DS90C383AおよびDS90C385のための理想的な取り替えをする付加的な特徴および改善がある。LVDSの送信機の系列。
DS90C385Aの送信機は4つのLVDS （信号を送る低電圧の差動）のデータ・ストリームにLVCMOS/LVTTLデータの28ビットを変える。phase-locked第5 LVDSリンク上のデータ・ストリームに平行して時計を送信される送信する。のあらゆる周期は入力データの時計28ビットを見本抽出され、送信される送信する。で87.5 MHzのクロック周波数を、RGBデータの24ビットおよびLCDのタイミングおよび制御データ（FPLINE、FPFRAME、DRDY）の3ビットはLVDSのデータ・チャネルごとの612.5Mbpsのレートで送信するために送信される。87.5 MHzの時計を使用して、データ・スループットは306.25Mbytes/secである。この送信機は熱心なピンを通した上昇端のストロボか落ちる端のストロボのためにプログラムすることができる。落ちる上昇端か端のストロボの送信機は翻訳論理なしで端のストロボのFPDLinkの落ちる受信機と相互運用する。
このチップセットは理想的な平均加えられたスペクトラム拡散時間を記録するサポートが付いている広い、高速TTLインターフェイスと関連付けられるEMIおよびケーブルのサイズ問題を解決するである。