最新の価格を尋ねる
正会員
3 年
Add to Cart
5AGXFB3H4F35I5プログラム可能な論理ICS Arria V GX 13688の実験室544 IOs
TSMCの28 nmの加工技術:
Arria VのGX、GT、SXおよびST 28 nm低い電力（28LP）プロセス
Arria VのGZ 28 nm高性能（28HP）プロセス
クラスの最も低く静的な力（500K論理素子（LEs）のためのより少なくより1.2 Wの
典型的な条件の下の85°C接続点）
0.85ボルト、1.1ボルト、または1.15ボルトの中心のわずかな電圧
熱合成のフリップ・チップBGAの包装
継ぎ目が無い移動のための同一のパッケージの足跡の多数装置密度
異なる装置密度の間
加鉛（1）の、無鉛（Pbなし）、およびRoHS迎合的な選択
4つの記録が付いている高められた8入力ALM
改良される混雑を減らし、蓄積の時間を改善するために建築を導く
柔らかいエラー修正 コード（ECC）のM10K 10キロビット（Kb）のメモリ ブロック（唯一のArria V GX、GT、SXおよびST装置）
堅いECC （唯一のArria V GZ装置）のM20K 20 Kbのメモリ ブロック
記憶論理配列のブロック（MLAB） - 640ビットはできるLUTRAMを配った
MLABの記憶として施しの使用50%まで