プログラム可能なICの破片XC4005E-4PG156 Xc4000の論理のセル アレイ家族

速い細部:
XC4000論理のセル アレイ家族
記述:
システム内プログラム可能なゲート・アレー（FPGAs）のXC4000系列はタイム・ディレイ慣習的な覆われたゲート・アレーのイニシャル コストおよび固有の危険を避けている間注文CMOS VLSIの利点を提供する。
XC4000家族は多目的な誘導資源の強力な階層によって相互に連結され、プログラム可能な入出力ブロック（IOBs）の周囲によって囲まれる構成可能の論理のブロック（CLBs）の規則的で、適用範囲が広く、プログラム可能な建築を提供する。
XC4000装置は最も複雑な結合パターンを収容する寛大な誘導資源を備えている。それらは内部メモリの細胞にコンフィギュレーション データの負荷によってカスタマイズされる。FPGAは外的な連続かバイト平行PROM （マスター モード）から積極的にコンフィギュレーション データを読むことができるまたはコンフィギュレーション データはFPGA （奴隷および周辺モード）に書くことができる。
XC4000家族は設計のあらゆる面をカバーする強力な、洗練されたソフトウェアによって支えられる:図式的な記入項目から、自動ブロックの配置そして旅程へのシミュレーションへ、の、および最終的に構成ビット ストリームの作成相互に連結する。
Xilinx FPGAsが無制限の回数プログラムし直すことができるのでそれらはハードウェアが動的に変わる、またはところにハードウェアが異なったユーザーの適用に合わせられなければならない革新的な設計で使用することができる。FPGAsは設計および開発サイクルを短くするために理想的であるが、また1ヶ月あたりの1000のシステムをはるかに越えて生産率のための費用効果が大きい解決を提供する。
装置特徴の詳細な説明のために、建築、構成方法およびピン記述は、ページを2-9から2-45見る。
適用:
•第三世代のシステム内プログラム可能なゲート・アレー
–豊富なフリップフロップ
–適用範囲が広い機能発生器
–オン破片の超高速のRAM
–熱心な高速運伝播回路
–広い端のデコーダー（端ごとの4）
–結合ラインの階層
–内部3州のバス機能
– 8全体的な低ゆがみの時計か信号外乱ネットワーク
•適用範囲が広い配列の建築
–プログラム可能な論理のブロックおよび入力/出力のブロック
–プログラム可能広いデコーダー相互に連結し、
•ミクロ以下CMOSプロセス
–高速論理および結合
–低い電力の消費
•Systems-Oriented特徴
– IEEE 1149.1互換性がある境界スキャン論理サポート
–プログラム可能な出力スルー・レート（2つのモード）
–プログラム可能な入力プルアップかプルダウン式の抵抗器
–出力ごとに現在の12 mA流し
–出力組ごとの24 mA流しの流れ
•バイナリ ファイルの負荷によって形成される
–無制限の再プログラム可能性
– 6つのプログラミング モード
•XACTの開発機構は『386/"で486タイプのPC稼動する、
NECのPC、アポロ、太陽4、およびHewlett-Packard 700のシリーズ
– ビューロジック、顧問のグラフィックへのインターフェイスおよびOrCADのような普及した設計環境
–フル オートの仕切り、配置および誘導
–設計最適化のための会話形設計の編集者
– 288のマクロ、34の堅いマクロ、RAM/ROMの編集者
指定: