HEF4046BT、653 リニアおよびデジタル集積回路 集積回路チップ フェーズロックループ

HEF4046B

MSI

フェーズロックループ

説明

HEF4046B は、線形電圧制御発振器 (VCO) と、共通の信号入力アンプと共通のコンパレータ入力を備えた 2 つの異なる位相比較器で構成されるフェーズ ロック ループ回路です。必要に応じて、電源電圧を調整するために 7 V レギュレータ (ツェナー) ダイオードが提供されます。機能の説明については、このデータの以降を参照してください。

HEF4046BP(N): 16 リード DIL。プラスチック (SOT38-1)

HEF4046BD(F): 16 リード DIL。セラミック（サーディップ）（SOT74）

HEF4046BT(D): 16 リード SO;プラスチック (SOT109-1)

機能の説明

VCO部

VCO には 1 つの外部コンデンサ (C1) と 1 つまたは 2 つの外部抵抗 (R1 または R1 と R2) が必要です。抵抗 R1 とコンデンサ C1 は、VCO の周波数範囲を決定します。抵抗 R2 により、必要に応じて VCO に周波数オフセットを持たせることができます。VCO の入力インピーダンスが高いため、ローパス フィルターの設計が簡素化されます。これにより、設計者は抵抗器/コンデンサの範囲を幅広く選択できるようになります。ローパスフィルタに負荷を与えないように、VCO 入力電圧のソースフォロワ出力がピン 10 に提供されます。このピン (SFOUT) を使用する場合は、このピンと VSS の間に負荷抵抗 (RSF) を接続する必要があります。 ;未使用の場合、このピンはオープンのままにしておく必要があります。VCO 出力 (ピン 4) は、コンパレータ入力 (ピン 3) に直接接続することも、分周器を介して接続することもできます。禁止入力 (ピン 5) の LOW レベルは VCO とソースフォロワを有効にし、HIGH レベルはスタンバイ消費電力を最小限に抑えるために両方をオフにします。

位相比較器

位相コンパレータ信号入力 (ピン 14) は、信号振幅が標準 HE4000B ファミリ入力論理レベルの間にある場合、直接結合できます。振幅が小さい場合、信号は信号入力で自己バイアスアンプに容量結合する必要があります。位相比較器 1 は排他的論理和ネットワークです。最大ロック範囲を得るには、信号とコンパレータの入力周波数のデューティファクタが 50% である必要があります。信号入力に信号またはノイズがない場合、位相比較器の平均出力電圧は 1/2 VDD に等しくなります。VCO 入力への平均電圧は、位相比較器 1 の出力に接続されたローパス フィルターによって供給されます。これにより、VCO は中心周波数 (fo) で発振します。周波数キャプチャ範囲 (2 fc) は、PLL が最初にロックされていない場合にロックする入力信号の周波数範囲として定義されます。周波数ロック範囲 (2 fL) は、ループが最初にロックされていた場合にロックされたままになる入力信号の周波数範囲として定義されます。キャプチャ範囲はロック範囲以下です。

位相比較器 1 では、PLL がロックできる周波数の範囲 (キャプチャレンジ) がローパスフィルタの特性に依存し、この範囲をロックレンジと同じくらい広くすることができます。位相比較器 1 により、入力信号に大量のノイズがあるにもかかわらず、PLL システムがロック状態を維持できるようになります。このタイプの位相比較器の典型的な動作は、VCO 中心周波数の高調波に近い入力周波数にロックする可能性があることです。もう 1 つの典型的な動作は、信号とコンパレータ入力間の位相角が 0° ～ 180° の間で変化し、中心周波数では 90° になることです。図 3 は、典型的な位相対出力応答特性を示しています。

図1 機能図。

図2 ピン止め図。

ピン留め

1. 位相比較器パルス出力

2. 位相比較器1出力

3. コンパレータ入力

4. VCO出力

5.入力禁止

6. コンデンサ C1 接続 A

7. コンデンサ C1 接続 B

8.VSS

9. VCO入力

10. ソースフォロワ出力

11. 抵抗 R1 の接続

12. 抵抗 R2 の接続

13. 位相比較器2出力

14. 信号入力

15. 安定化電源用のツェナー ダイオード入力。

図 3 コンパレータ 1 の信号とコンパレータの入力位相差。

株式公開（ホットセル）