最新の価格を尋ねる
正会員
3 年
Add to Cart
ケイ素のサーキット ボードはDP83848Cのイーサネット物理層のトランシーバーを欠く
DP83848C PHYTERの商業温度単一の左舷10/100のMb/sのイーサネット物理層のトランシーバー
DP83848Cが強い概説は十分に複数の理性的な力の提供する10/100の単一の左舷物理層装置を州を含む低い電力の消費を、特色にした。これらの低い電力モードは減らされた電力損失による全面的な製品信頼性を高める。多数の理性的な力はモードを支える適用が必要とされる操作のために絶対最低の電力量を使用するようにする。DP83848Cは25MHz時計を含んでいる。これは解決の最も低く可能な総額でそれから起因する適用が最低外的な部品と設計することができることを意味する。DP83848Cは外的な変圧器でツイスト ペア媒体に容易にインターフェイスする。MIIおよびRMIIは支えられ設計の容易さそして柔軟性を保障する。DP83848Cは他のすべての標準の両立性そしてインターオペラビリティはイーサネット解決を基づかせていたことを保障する100BASE-TX両方支えるために統合されたサブレイヤーをイーサネット議定書特色にする、および10BASE-Tを。DP83848Cは小さい形式要素（48ピンLQFP）で最低板スペースが必要であるように提供される。
特徴
•ローパワー3.3Vの0.18µm CMOSの技術
•低い電力の消費 < 270mW="" Typical="">
•3.3V MACインターフェイス
•10/100 Mb/sのために自動MDIX
•エネルギー検出モード
•25のMHzの時計
•SNIインターフェイス（構成可能）
•RMIIのRev. 1.2インターフェイス（構成可能）
•MII連続管理インターフェイス（MDCおよびMDIO）
•IEEE 802.3u MII
•IEEE 802.3u自動交渉および平行検出
•IEEE 802.3uのENDEC、10BASE-Tトランシーバーおよびフィルター
•IEEE 802.3uのPCS、100BASE-TXトランシーバーおよびフィルター
•適応性がある同等化の統合されたANSI X3.263迎合的なTP-PMDの物理的なサブレイヤーおよびベースラインは補償さまよう
•誤りが無い操作137メートルまで
•プログラム可能なLEDのサポート リンク、10 /100 Mb/sモード、活動および衝突は検出する
•完全なPHYの状態のための単一の記録のアクセス
•10/100個のMb/sの包みBIST （自己テストで造られる）
•48ピンLQFPパッケージ（7mm） X （7mm）
特別な関係
| 信号の名前 | タイプ | Pin # | 記述 |
| RBIAS | 私 | 24 | バイアス抵抗器の関係。4.87 kΩ 1%の抵抗器はRBIASからGNDに接続されるべきである。 |
| PFBOUT | O | 23 | 力のフィードバックの出力。平行帽子、10µ F （好まれるタンタル）および0.1µFはPFBOUTの近くに、置かれるべきである。PFBIN1 （ピン18）およびPFBIN2 （ピン37）にこのピンを接続しなさい。適切な配置ピンについてはセクション5.4を見なさい。 |
| PFBIN1 PFBIN2 | 私 |
18 37 |
力のフィードバックは入った。これらのピンはPFBOUTピンからの力と与えられる。0.1µFの小さいコンデンサーは各ピンの近くで接続されるべきである。注:PFBOUTから以外これらのピンに電源を供給してはいけない。 |
| 確保される | 入力/出力 | 8,9,10,11,12 | 確保される:これらのピンは接続されていない残っていなければならない。 |
| 確保される | 入力/出力 | 20,21 | 確保される:これらのピンはAVDD33供給への2.2のkΩの抵抗器を通して抜かれなければならない。 |
電源ピン
| 信号の名前 | PIN# | 記述 |
| IOVDD33 | 32,48 | 入力/出力3.3Vの供給 |
| IOGND | 35,47 | 入力/出力はひいた |
| DGND | 36 | デジタル地面 |
| AVDD33 | 22 | アナログ3.3V供給 |
| AGND | 15,19 | アナログの地面 |