最新の価格を尋ねる
正会員
3 年
Add to Cart
EP2S180F1020C3Nのプログラム可能な論理ICSのシステム内プログラム可能なゲート・アレーFPGA - Stratix II 8970実験室742 IOs
特徴
15,600への179,400同等のLEs;表1-1を見なさい
新しく、革新的な適応性がある論理モジュール（ALM）、基本
Stratix IIの建築のブロックは、性能を最大にする
そしてリソース使用の効率
利用できる9,383,040 RAMビットまで（1,172,880バイト）外に
論理資源の減少
実行するべき3つのRAMのブロック サイズから成っているTriMatrixの記憶
本当のデュアル ポートの記憶および先入れ/先出し最初の（先入れ先出し法）緩衝
高速DSPのブロックは熱心な実施をの提供する
乗数は（450までのMHzで）、機能を、増加集める
有限なインパルス応答（もみ）フィルター
装置地域ごとの24の時間を記録する資源が付いている16個までの全体的な時計
時計のコントロール・ブロックは動的時計ネットワークを有効または無効になる支える、
力を減らすために時計ネットワークが動力を与えるようにする
ユーザー モードの消費
装置ごとの12までPLLs （4つPLLsをおよび8速いPLLsは高めた）
スペクトラム拡散、プログラム可能な帯域幅、時計の切換えの、実時間PLL再構成、および高度の乗法および段階の転移を提供しなさい
多数の片端接地および差動入力/出力の標準のためのサポート
1 GbpsのためのDPAの回路部品が付いている高速差動入力/出力サポート
性能
高速ネットワーキングおよびコミュニケーション バスのためのサポート
平行RapidIOを含む標準、SPI-4段階2 （POS-PHY
レベル4）、HyperTransportTMの技術およびSFI-4
DDRおよびDDR2を含む高速外的な記憶のためのサポート、
SDRAM、RLDRAM II、QDR II SRAM、およびSDR SDRAM
多数の知的財産のmegafunctionsのためのサポートからの
Altera MegaCore®機能およびAltera Megafunctionパートナー
プログラム（AMPPSM） megafunctions
構成ビットストリームを使用して設計保証のためのサポート
暗号化
遠隔構成の更新のためのサポート
|
表1-1。Stratix II FPGA家族の特徴 |
||||||
|
特徴 |
EP2S15 |
EP2S30 |
EP2S60 |
EP2S90 |
EP2S130 |
EP2S180 |
|
施し |
6,240 |
13,552 |
24,176 |
36,384 |
53,016 |
71,760 |
|
適応性がある参照用テーブル（ALUTs） （1） |
12,480 |
27,104 |
48,352 |
72,768 |
106,032 |
143,520 |
|
同等のLEs （2） |
15,600 |
33,880 |
60,440 |
90,960 |
132,540 |
179,400 |
|
M512 RAMのブロック |
104 |
202 |
329 |
488 |
699 |
930 |
|
M4KのRAMのブロック |
78 |
144 |
255 |
408 |
609 |
768 |
|
M-RAMのブロック |
0 |
1 |
2 |
4 |
6 |
9 |
|
総RAMビット |
419,328 |
1,369,728 |
2,544,192 |
4,520,488 |
6,747,840 |
9,383,040 |
|
DSPのブロック |
12 |
16 |
36 |
48 |
63 |
96 |
|
18ビット× 18ビット乗数（3） |
48 |
64 |
144 |
192 |
252 |
384 |
|
高められたPLLs |
2 |
2 |
4 |
4 |
4 |
4 |
|
速いPLLs |
4 |
4 |
8 |
8 |
8 |
8 |
|
最高のユーザー入力/出力ピン |
366 |
500 |
718 |
902 |
1,126 |
1,170 |