低い電力のフラッシュ・メモリICの破片64Mx16 BGA84 W971GG6JB-18 IC SDRAM DDR2

フラッシュ・メモリの破片W971GG6JB-18のIC SDRAM DDR2 64Mx16のメモリー チップBGA84

W971GG6JBは8,388,608のワードx 8銀行としてXつを組織される1GビットDDR2 SDRAM 16ビットである。この装置はさまざまな適用のための1066Mb/sec/pin （DDR2-1066）まで高速移動率を達成する。W971GG6JBは次の等級の部品に分類される:-18、-25、25L、25I、25A、25Kそして-3。-18の等級の部品はDDR2-1066 （6-6-6）指定に迎合的である。-25/25L/25I/25A/25Kの等級の部品はDDR2-800 （5-5-5）指定に迎合的である（25L等級の部品は支えるためにIDD2P = 7 mA保証され、-40°Cの≤ TCASEの≤ 95°C）を支えるためにIDD6は=商業温度の4 mA、25I産業等級の部品保証される。-3の等級の部品はDDR2-667 （5-5-5）指定に迎合的である。

提供される、2つの同時条件を持っていれば、自動車等級の部品の温度:+95°C （25Aのために）、+105°C （25Kのために）、および場合温度（TCASE）がより少なくより-40°Cか大きいより+95°C （25Aのために）、+105°Cあることができないより大きい装置を囲む周囲温度（TA）は-40°Cよりより少なくまたはあることができない（25Kのために）。JEDECの指定はTCASEが+85°Cを超過するとき倍増するためにリフレッシュ レートを要求する;これはまた高温自己の使用が選択を新たになるように要求する。さらにTCASEが< 0°Cまたは> +85°C.時、ODTの抵抗および入出力インピーダンスは軽減されなければならない。

制御および住所入力すべては組の外的に供給された差動時計と合わせられる。入力は差動時計（CLK上がるおよび下るないCLK）の交差点で掛け金を降ろされる。すべてのI/Osは源の同期方法の単一の終えられたDQSか差動DQS-ないDQSの組と合わせられる。

特徴:

特徴

• 電源:VDD、VDDQ = 1.8ボルトの± 0.1 V
• 二重建築をデータ転送速度:時計サイクルごとの2つのデータ転送
• CASの潜伏:3、4、5、6および7
• 破烈の長さ:4および8
• 二方向の、差動データ ストロボはデータと（DQSおよびないDQS）送信されたり/受け取られる
• 読まれたデータと端一直線に並べられてと書くデータを中心一直線に並び、
• DLLは時計とDQおよびDQSの転移を一直線に並べる
• 差動クロックの入力（CLKおよびないCLK）
• データ マスク（DM）はのためのデータを書く
• 命令は各々の肯定的なCLKの端、データで入り、データ マスクはDQSの両方の端に参照される
• 掲示された命令およびデータ・バス効率を作るために支えられるないCASのプログラム可能な付加的な潜伏
• 読まれた潜伏= CASの潜伏と付加的な潜伏（RL = AL + CL）
• 以外破片運転者のインピーダンス調節（OCD）およびよりよい信号品質のためのオン ダイス終了（ODT）
• 読書のための自動前充満操作および破烈を書くため
• 自動車は新たになり、自己によってはモードが新たになる
• 前もって満たされた力の羽毛およびアクティブな電源
• データ マスクを書きなさい
• 潜伏を=読まれた潜伏- 1 （WL = RL - 1）書きなさい
• インターフェイス:SSTL_18
• 、迎合的なRoHSの無鉛材料を使用してWBGA 84の球（8X12.5 mmの²）で包まれる