最新の価格を尋ねる
確認済みサプライヤー
7 年
Add to Cart
中心I3-6100U SR2EU CPUプロセッサ破片I3シリーズ（2.3GHzまでの3MB隠し場所、） -ノートCPU
ザ・コアi3-6100UはSkylakeの建築に基づくULV （超低い電圧）の二重中心SoCで、2015年9月に進水した。CPUはultrabooks、また正常なノートで見つけることができる。2.3 GHz （ターボ倍力無し）で時間を記録される超通ることの2つのCPUの中心に加えて破片はまたHDのグラフィックを520 GPUおよびデュアル・チャネルDDR4-2133/DDR3L-1600記憶コントローラー統合する。SoCはFinFETのトランジスターとの14 nmプロセスを使用して製造される。
| プロセッサ数 | i3-6100U |
| 家族 | 中心i3の可動装置 |
| 技術（ミクロン） | 0.014 |
| プロセッサ スピード（GHz） | 2.3 |
| L2隠し場所のサイズ（KB） | 512 |
| L3隠し場所のサイズ（MB） | 3 |
| 中心の数 | 2 |
| EM64T | 支えられる |
| HyperThreadingの技術 | 支えられる |
| 仮想化の技術 | 支えられる |
| SpeedStepの高められた技術 | 支えられる |
| 実行ディスエイブルによってかまれる特徴 | 支えられる |
概説:
| タイプ | CPU/マイクロプロセッサ |
| 市場区分 | 可動装置 |
| 家族 | |
| 型式番号 | |
| CPUの部品番号 |
|
| 頻度 | 2300のMHz |
| 時計の乗数 | 23 |
| パッケージ | マイクロFCBGA 1356ボール |
| ソケット | BGA1356 |
| サイズ | 1.65の」xの0.94"/4.2cm x 2.4cm |
| 序論年紀 | 2015年9月1日（発表） 2015年9月1日（アジアの供給） 2015年9月27日（他の所で供給） |
建築Microarchiteture:
| Microarchitecture | Skylake |
| プロセッサの中心 | Skylake-U |
| ステップの芯を取りなさい | D1 （SR2EU） |
| 製造工程 | 0.014ミクロン |
| データ幅 | 64ビット |
| CPUの中心の数 | 2 |
| 糸の数 | 4 |
| 浮動小数点の単位 | 統合される |
| 水平に1つの隠し場所のサイズ | 2のx 32 KBの8方法は連想指示の隠し場所を置いた 2のx 32 KBの8方法は連想データ隠し場所を置いた |
| レベル2キャッシュ サイズ | 2のx 256 KBの4方法は連想隠し場所を置いた |
| 水平に3つの隠し場所のサイズ | 3つのMBの12方法は連想共用隠し場所を置いた |
| 物理メモリ | 32 GB |
| 多重プロセシング | 支えられない |
| 延長および技術 |
|
| 低い電力の特徴 | SpeedStepの高められた技術 |
統合されたペリフェラル/部品:
| 表示制御装置 | 3つの表示 |
| 統合されたグラフィック | GPUのタイプ:HD 520 グラフィック層:GT2 Microarchitecture:GEN 9 LP 実行ユニット:24 基礎頻度（MHz）:300 最高の頻度（MHz）:1000 |
| 記憶コントローラー | コントローラーの数:1 記憶チャネル:2 支えられた記憶:LPDDR3-1600、LPDDR3-1866、DDR4-1866、DDR4-2133 最高の記憶帯域幅（GB/s）:34.1 |
| 他のペリフェラル |
|
電気/熱変数:
| 最高使用可能温度 | 100°C |
| 熱設計力 | 15Watt |