
Add to Cart
CPUプロセッサ破片I5-5200U SR23Yの中心I5シリーズ(2.7GHzまでの3MB隠し場所、) -ノートCPU
ザ・コアi5-5200Uは2015年1月に進水したBroadwellの建築に基づくULV (超低い電圧)の二重中心プロセッサである。2.2 - 2.7 GHz (2つの中心で時間を記録される超通ることの2つのCPUの中心に加えて:2.5 GHzはまた)、破片HDのグラフィックを5500 GPUおよびデュアル・チャネルDDR3 (L) - 1600の記憶コントローラー統合する。ザ・コアi5はFinFETのトランジスターとの14 nmプロセスで製造される。
プロセッサ数i5-5200U
プロセッサ数 | i5-5200U |
家族 | 中心i5の可動装置 |
技術(ミクロン) | 0.014 |
プロセッサ スピード(GHz) | 2.2 |
L2隠し場所のサイズ(KB) | 512 |
L3隠し場所のサイズ(MB) | 3 |
中心の数 | 2 |
EM64T | 支えられる |
HyperThreadingの技術 | 支えられる |
仮想化の技術 | 支えられる |
SpeedStepの高められた技術 | 支えられる |
実行ディスエイブルによってかまれる特徴 | 支えられる |
概説:
タイプ | CPU/マイクロプロセッサ |
市場区分 | 可動装置 |
家族 | Intelの中心i5の可動装置 |
型式番号 | i5-5200U |
頻度 | 2200のMHz |
ターボ最高の頻度 | 2700のMHz (1つの中心) 2500のMHz (2つの中心) |
バス速度 | 5 GT/s DMI |
時計の乗数 | 22 |
パッケージ | マイクロFCBGA 1168ボール |
ソケット | BGA1168 |
サイズ | 1.57の」xの0.94"/4cm x 2.4cm |
序論年紀 | 2015年1月5日 |
建築Microarchiteture:
Microarchitecture | Broadwell |
プロセッサの中心 | Broadwell-U |
ステップの芯を取りなさい | F0 (SR23Y) |
製造工程 | 0.014ミクロン |
データ幅 | 64ビット |
CPUの中心の数 | 2 |
糸の数 | 4 |
浮動小数点の単位 | 統合される |
水平に1つの隠し場所のサイズ | 2のx 32 KBの8方法は連想指示の隠し場所を置いた 2のx 32 KBの8方法は連想データ隠し場所を置いた |
レベル2キャッシュ サイズ | 2のx 256 KBの8方法は連想隠し場所を置いた |
水平に3つの隠し場所のサイズ | 3つのMBの12方法は連想共用隠し場所を置いた |
物理メモリ | 16 GB |
多重プロセシング | 支えられない |
延長および技術 | ·MMX指示 ·SSE/SIMD延長を流すこと ·SSE2/SIMD延長2を流すこと ·SSE3/SIMD延長3を流すこと ·SSSE3/補足の流出SIMD延長3 ·SSE4/SSE4.1 + SSE4.2/SIMD延長4を流すこと ·AES/高度の暗号化の標準的な指示 ·AVX/高度のベクトル延長 ·AVX2/高度のベクトル延長2.0 ·BMI/BMI1 + BMI2/ビット操作の指示 ·F16C/16ビットの浮動小数点転換の指示 ·溶けるFMA3/3オペランドは指示を増加加える ·EM64T/Xms 64の技術/Intel 64 ·NX/XDは/ディスエイブル ビットを実行する ·HT/超通る技術 ·VTx/仮想化の技術 ·指示された入力/出力のためのVTd/仮想化 ·TBT 2.0/ターボの倍力技術2.0 |
低い電力の特徴 | SpeedStepの高められた技術 |
統合されたペリフェラル/部品:
統合されたグラフィック | GPUのタイプ:Intel HD 5500 グラフィック層:GT2 Microarchitecture:GEN 8 実行ユニット:24 [1] 基礎頻度(MHz):300 最高の頻度(MHz):900 支えられた表示の数:3 |
記憶コントローラー | コントローラーの数:1 記憶チャネル:2 支えられた記憶:DDR3L-1333、DDR3L-1600、LPDDR3-1333、LPDDR3-1600 最高の記憶帯域幅(GB/s):25.6 |
他のペリフェラル | ·直接媒体は2.0をインターフェイスさせる ·PCIは2.0インターフェイス表現する(12の車線)を |
電気/熱変数:
最高使用可能温度 | 105°C |
熱設計力 | 15Watt |